一种屏蔽栅沟槽MOSFET及其制作方法.pdfVIP

  • 4
  • 0
  • 约1.54万字
  • 约 15页
  • 2023-05-16 发布于北京
  • 举报
本发明实施例公开了一种屏蔽栅沟槽MOSFET及其制作方法。该屏蔽栅沟槽MOSFET,包括:N+衬底;设置于N+衬底一侧的N‑外延层;N‑外延层内设置有屏蔽沟槽和P型掺杂层,屏蔽沟槽内设置有第一氧化层以及屏蔽多晶硅;其中,P型掺杂层为位于屏蔽沟槽的底部和侧壁的N‑外延层掺杂后形成的膜层,第一氧化层设置于屏蔽沟槽和屏蔽多晶硅之间。进一步优化器件性能。本实施例的技术方案通过在屏蔽沟槽的底部和侧壁形成P型掺杂层,可以实现N‑外延层内部的电荷平衡,提高器件源漏的击穿电压,进而提升器件的性能。

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114784110 A (43)申请公布日 2022.07.22 (21)申请号 202210505353.1 (22)申请日 2022.05.10 (71)申请人 深圳云潼科技有限公

文档评论(0)

1亿VIP精品文档

相关文档