一种应用于SAR ADC的单相时钟高速低功耗动态比较器.pdfVIP

  • 9
  • 0
  • 约1.19万字
  • 约 11页
  • 2023-05-18 发布于四川
  • 举报

一种应用于SAR ADC的单相时钟高速低功耗动态比较器.pdf

本发明公开了一种应用于逐次逼近型模数转换器(SARADC)的单相时钟高速低功耗动态比较器,包括第一级无尾电流管预放大电路、第二级正反馈锁存电路。预放大电路去除了尾电流管,避免了尾电流管的存在导致的输入管的过驱动电压的下降,并且可以使得垂直方向上的级联结构能有更大的电压裕度,提升了第一级预放大电路的放电速度,之后根据预放大电路输出节点的电压差在第二级进行锁存,在不影响比较器功能的前提下降低了比较器的功耗,从而应用在高速SARADC中。相较于传统的两级比较器,本发明在相同的功耗下可以实现更快的比

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 111446966 A (43)申请公布日 2020.07.24 (21)申请号 20201

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档