一种对工艺引起MOS电容栅极漏电不敏感的PLL电路及其实现方法[发明专利].pdfVIP

下载本文档

0
0
约小于1千字
约 1页
2023-05-20 发布于广西
举报
版权申诉

一种对工艺引起MOS电容栅极漏电不敏感的PLL电路及其实现方法[发明专利].pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

专利内容由知识产权出版社提供专利名称：一种对工艺引起MOS电容栅极漏电不敏感的PLL电路及其实现方法专利类型：发明专发明人：郭斌申请号：CN2019104 17809.7 申请日公开号：CN110061739A 公开日摘要：本发明公开了一种对工艺引起MOS电容栅极漏电不敏感的PLL电路及其实现方法，旨在为高性能时钟系统提供高精度低抖动的时钟信号。该结构主要包括鉴频鉴相器（PFD）、电流可编程电荷泵、双通路LPF、压控振荡器（VCO）、VC初始化模块、检测模块和反馈分频器（DIV）等；本发明主要适用于时钟芯片、零延迟时钟缓冲芯片等。申请人：长沙景美集成电路设计有限公司地：4 10221 湖南省长沙市岳麓区梅溪湖路1号(景嘉微电子) 国籍：CN 更多信息请下载全文后查看