实验用FPGA器件和EDA技术设计多功能数字钟.pptxVIP

实验用FPGA器件和EDA技术设计多功能数字钟;一、设计任务;熟悉MAX+PLUS II软件的使用； 拟定数字钟的组成框图，划分模块； 采用分模块、分层次的方法设计电路； 各单元模块电路的设计与仿真； 总体电路的设计与仿真； 总体电路的下载与调试。 设计可以采用原理图。;三、实验进度安排; 了解数字钟的功能要求及设计方法； 了解CPLD/FPGA的一般结构及开发步骤； 掌握MAX+PLUSII软件的使用； 熟悉用FPGA器件取代传统的中规模集成器件实现数字电路与系统的方法。;五、数字钟电路系统的组成框图 ;时、分、秒计数器的设计 ;构成任意进制计数器的方法;构成多位计数器的级联方法;;常用同步计数器芯片;六 、MAX+PLUSII软件使用;原理图输入 使用元件符号和连线等描述 比较直观，但设计大规模的数字系统时则显得繁琐 HDL语言输入 逻辑描述功能强 成为国际标准，便于移植 原理图与HDL的联系与高级语言与汇编语言类似;1. 设计输入; 在此步骤中将创建一个名为 half_adder.gdf 的文件。步骤如下：;b. 选择 File?New 菜单，或单击 ，; 打开原理图编辑器，进入原理图设计输入电路编辑状态，如下图所示：;在原理图的空白处双击鼠标左键（或选择 Symbol ?Enter Symbol 选项 ，弹出 Enter Symbol 对话框。;; 半加器所需元件和端口包括：输入端口INPUT、与门AND、异或门XOR、输出端口OUTPUT，它们都在 Prim 库中。下图为半加器元件安放结果。;b. 添加连线到器件的管脚上;c. 标记输入/输出断口属性; 要保存文件，选择 File?Save As 选项，弹出 Save As 对话框。如图所示。 ; 为了确保输入的逻辑正确，可以保存文件并检查错误。步骤如下：;技巧：选择 File?Project?set project to current file选 项，可将当前的设计文件指定为当前项目。;（1）选择器件;（2）编译适配;（1）添加仿真激励信号 ;b. 将鼠标移至空白处并单击右键，出现对话框窗口 。;c. 选择 Enter Node from SNF 选项并按鼠标左键确认，出现如图所示对话框。;d. 电路输入端口添加激励信号 ;e. 为输入端口添加信号 ;f. 保存激励信号编辑结果 ; 电路仿真属于设计校验，包括功能仿真（前仿真）和时序仿真（后仿真）。由于时序仿真的结果比较接近实际器件仿真的结果，因此本设计采用时序仿真。 ;d. 半加器电路的仿真结果如图所示。; 选择 MAX+PlusⅡ?Floorplan Editor选项，即可打开平面（底层）编辑器窗口，出现如图所示的芯片管脚分配图。;;EDA Pro2K实验系统介绍;;可用资源使用方法——引脚分配（锁定）;;分配输入、输出信号在器件上的引脚号：;管脚重新分配时须注意的事项： ;a. 选择 MAX+PlusⅡ?Programmer 选项，如果是第一次使用，将出现如图所示的对话框。 ;b. 选择完下载文件后，单击 OK 确定，出现如图所示的编程界面。 ;层次化的设计输入方法;⑶MAX+PLUSII分层次的电路设计特点;感谢您的欣赏