- 1、本文档共21页,其中可免费阅读20页,需付费10金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
- 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明提供一种超结沟槽栅MOSFET版图结构及其制备方法,其中版图结构包括:衬底、栅介质层、主栅极、第一辅栅极、呈环状的第二辅栅极、呈环状的伪栅极、体区、源掺杂区、层间介质层、第一导电插塞、第二导电插塞、第三导电插塞、第四导电插塞、深层注入区、第一导电层和第二导电层。本申请通过将深层注入区设计在第一至第四导电插塞底部,可以利用制备所有接触孔的光罩完成深层注入区的注入,节省了光罩,精简了制备工艺,降低了制造成本。进一步的,通过将外围终端区域中的伪栅极、第四导电插塞以及栅端引出区域中的第二辅栅极、第
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 116314332 A
(43)申请公布日 2023.06.23
(21)申请号 202310203962.6
(22)申请日 2023.03.06
(71)申请人 华虹半导体(无锡
文档评论(0)