ARMCorteM3内核结构分析和总结.docx

实用标准 实用标准 ARM Cortex-M3 内核结构 ARM Cortex-M3 处理器简介 概述 ARM 公司成立于上个世纪九十年代初，致力于处理器内核研究，ARM 即 Advanced RISC Machines 的缩写，ARM 公司本身不生产芯片，只设计内核，靠转让设计许可，由合作伙伴公司来生产各具特色的芯片。这种运行模式运营的成果受到全球半导公司以及用户的青睐。目前 ARM 体系结构的处理器内核有： ARM7TDMI、ARM9TDMI、ARM10TDMI、ARM11 以及Cortex 等。2005 年 ARM 推出的ARM Cortex 系列内核，分别 为：A 系列、R 系列和 M 系列，其中 A 系列是针对可以运行复杂操作系统（ Linux、Windows CE、Symbian 等）的处理器；R 系列是主要针对处理实时性要求较高的处理器（汽车电子、网络、影像系统）；M 系列 又叫微控制器，对开发费用敏感，对性能要求较高的场合。 Cortex-M 系列目前的产品有M0、M1、M3，其中 M1 用在 FPGA 中。Cortex-M 系列对微控制器和低成本应 用提供优化，具有低成本、低功耗和高性能的特点，能够满足微控制器设计师进行创新设计的需求。其 中，ARM Cortex-M3 处理器的性能是ARM7 的两倍，而功耗却只有ARM7 的 1/3，适用于众多高性能、极其低 成本需求的嵌入式应用，如微控制器、汽车系统、大型家用电器、网络装置等， ARM Cortex-M3 提供了 32 位微控制器市场前所未有的优势。 Cortex-M3 内核，内部的数据路径为 32 位，寄存器为32 位，存储器接口也是32 位。Cortex-M3 采用了 哈佛结构，拥有独立的指令总线和数据总线，可以让取指与数据访问分开进行。Cortex-M3 还提供一个 可选的 MPU，对存储器进行保护，而且在需要的情况下也可以使用外部的 cache。另外在Cortex-M3 中， 存储器支持小端模式和大端存储格式。Cortex-M3 内部还附赠了很多调试组件，用于在硬件水平上支持 调试操作，如指令断点，数据观察点等。另外，为支持更高级的调试，还有其它可选组件，包括指令跟 踪和多种类型的调试接口。 内核结构组成及功能描述 Cortex-M3 微控制器内核包括处理核心和许多的组件，目的是用于系统管理和调试支持。如图2.1 为 Cortex-M3 内核方框图。 文案大全 实用标准 实用标准 文案大全 文案大全 NMI 中断 NMI 中断 号[239:0] 中断 Cortex-M3 NVIC 睡眠 CM3 核 ETM SLEEPING 调试 SLEEPDEEP SysTick 指令 数据 触发 TPIU MPU 专用外 FPB DWT ITM 设总线 专用外设总线（内部） APB ROM 表 SW-DP JTAG-DP AHB-AP 总线矩阵 I-code 总线 D-code 总线 系统总线 总线矩阵 系统总线（AHB） 静态RAM 外部 RAM 控制器 外部 设备 AHB to APB 总线 外设总线 外部 RAM Flash 存 储器 SRAM 可 选配 I/O UART PWM Timer 图 2.1 Cortex-M3 内核方框图 处理器内核 Cortex-M3 处理器内核采用ARMv7-M 架构，其主要特性如下： Thumb-2 指令集架构（ISA）的子集，包含所有基本的16 位和 32 位Thumb-2 指令； 哈佛处理器架构，在加载/存储数据的同时能够执行指令取指； 带分支预测的三级流水线； 32 位单周期乘法； 硬件除法； Thumb 状态和调试状态； 处理模式和线程模式； ISR 的低延迟进入和退出； 可中断-可继续（interruptible-continued）的 LDM/STM、PUSH/POP； 支持ARMv6 类型BE8/LE； 支持ARMv6 非对齐访问。 NVIC（嵌套向量中断控制器） NVIC 与处理器内核是紧密耦合的，这样可实现快速、低延迟的异常处理。在 Cortex-M 微控制器此功 能非常强大。 总线矩阵 总线矩阵用来将处理器和调试接口与外部总线相连。 处理器包含 4 个总线接口： ICode 存储器接口：从Code 存储器空间（0x0000000–0x1FFFFFFF）的取指都在这条32 位 AHBLite 总线上执行。 DCode 存储器接口：对Code 存储器空间（0x0000000–0x1FFFFFFF）进行数据和调试访问都在这条 32 位AHBLite 总线上执行。 系统接口：对系统空间（00xDFFFFFFF）进行取指、数据和调试访问都在这条32 位AHBLite 总线上执行。 外部