实验二 小规模组合电路设计.pptVIP

第一页，共十九页，2022年，8月28日 一 实验目的 掌握用小规模集成电路设计组合逻辑电路的方法。 验证所设计电路的逻辑功能 第二页，共十九页，2022年，8月28日 二 实验原理 数字逻辑电路根据逻辑功能的不同特点分为两大类，一类叫做组合逻辑电路，另一类是时序逻辑电路。 组合逻辑电路任何时刻的输出仅取决于该时刻的输入信号，而与这一时刻输入信号作用前电路原来的状态没有任何关系。 根据实际给出的逻辑问题，求出实现这一逻辑功能的最佳逻辑电路，这就是组合逻辑电路设计所要完成的任务。 第三页，共十九页，2022年，8月28日 组合逻辑电路设计的步骤可用如图所示的框图来描述。 图 组合逻辑电路设计过程 第四页，共十九页，2022年，8月28日 分析任务要求，确定输入和输出变量之间的逻辑关系，列出真值表。 根据真值表，写出逻辑表达式，并用布尔代数法或卡诺图法化简，得出最简的逻辑函数表达式。 按化简后的逻辑表达式，对照真值表进行功能检查，以确定所设计的电路是否符合要求。 按照具体情况对化简后的逻辑表达式进行整理，具体可能是： ①从尽可能简单的角度来考虑选用元器件。 ②设计任务中规定了所用的电路类型，如规定用与非门、或非门、与或非门等。 ③从经济角度考虑选用价格便宜的元件或利用现有的元件来构成组合逻辑电路。 选用元件时，可以用同类型号的元件来实现相同的逻辑功能。对于小规模器件来说，应充分利用每个门的扇入系数，力求用最少量的门获得最佳效果。 第五页，共十九页，2022年，8月28日 上图中的逻辑化简，是组合逻辑电路设计步骤中较重要的一步。为了确保逻辑电路结构简单以及使用器件较少，通常要求尽可能简化逻辑表达式，还要根据实际情况，使电路结构达到最佳。 前面几步只是完成了基本的逻辑设计任务，至于设计的是否正确，电路是否稳定可靠，还需进行静态测试。也就是说根据真值表来改变输入变量，测出对应的输出值，验证电路的逻辑功能。 第六页，共十九页，2022年，8月28日 下面通过一个例子说明组合逻辑电路设计过程。 例如：设计一个组合逻辑电路，将 8421BCD码变换为余3码。 ① 根据题意，列出真值表。 这是一个码制变换问题。由于都是BCD码，因此它是一个四输入、四输出函数。根据两种代码的编码关系，列出真值表如表2–1–1所示。 第七页，共十九页，2022年，8月28日 表2–1–1 代码转换电路真值表 输 入 输 出 A B C D W X Y Z 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 1 0 1 0 × × × × 1 0 1 1 × × × × 1 1 0 0 × × × × 1 1 0 1 × × × × 1 1 1 0 × × × × 1 1 1 1 × × × × 表1 代码转换电路真值表 第八页，共十九页，2022年，8月28日 ② 选择实验器件，写出逻辑函数表达式。 由于设计要求没有具体指定用哪一种门电路，因此可以从门电路的种类、数量、速度等方面综合考虑，选择最佳设计方案。首先根据代码转换电路真值表，得出最简与或表达式，然后进行函数式变换。变换时一方面应尽量利用公共项以减少门的数量，另一方面通过减少门的级数，来减少传输延迟时间，因而得到最佳逻辑函数式。该电路的化简过程如下： 第九页，共十九页，2022年，8月28日 还可以用卡诺图对逻辑函数进行化简如图2–1–2 所示，即采用圈圈合并最小项的方法，函数化简后乘积项的数目等于合并圈的数目，每个乘积项所含变量因子的大小，取决于合并圈的数目，每个合并圈应尽可能的扩大。 图表对应的卡诺图 第十页，共十九页，2022年，8月28日 ③ 画出逻辑电路图。 该电路采用了三种门电路，速度较快，逻辑电路图如图所示。 图 代码转换逻辑电路 第十一页，共十九页，2022年，8月28