数字电路逻辑设计 第四章.pptVIP

例1 用小规模集成器件设计一个3变量的多数表决电路。 当多数人同意时，提议通过；否则，提议不通过。 解：根据题意，有3个输入变量，1个输出变量。 设3个输入变量分别为A、B、C，输出变量为F。 当输入同意时用逻辑1表示，不同意为逻辑0； 输出状态为逻辑1 时表示通过， 输出状态为逻辑0时表示否决。 得其真值表如下表所示。 4.4 组合逻辑电路的设计 第六十二页，共九十九页，2022年，8月28日 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 例1 真值表 由真值表写出逻辑函数表达式： 利用公式法或卡诺图法化简，得最简与—或表达式： 4.4 组合逻辑电路的设计 （1） 第六十三页，共九十九页，2022年，8月28日 若采用与非逻辑器件实现，则可以对（1）式两次求反， 变换成与非—与非表达式: 根据⑵式画出采用与非器件组成的逻辑电路如下图所示。 采用与非器件组成的例1逻辑电路 4.4 组合逻辑电路的设计 （2） 第六十四页，共九十九页，2022年，8月28日 若采用或非逻辑器件实现，则对⑴式进行代数变换， 先得到或与式。 再对或与式两次求反，变换成或非—或非表达式。 （3） （4） 4.4 组合逻辑电路的设计 第六十五页，共九十九页，2022年，8月28日 根据（4）式画出采用或非器件组成的逻辑电路如图所示。 当然采用或非器件时，也可以通过对卡诺图中0格化简来得 到（3）式所表示的最简或与式。 采用或非器件组成的例1逻辑电路 若采用与或非逻辑器件实现，则对（4）式进行代数变换， 得到与或非式。 4.4 组合逻辑电路的设计 第六十六页，共九十九页，2022年，8月28日 2、只有原变量输入条件下的设计 例2 在只有原变量输入，没有反变量输入条件下， 用与非门实现函数： F（A，B，C，D）=∑m（4，5，6，7，8，9，10，11，12，13，14） 解：用卡诺图对函数进行化简，如图所示。 例2卡诺图 化简结果为 两次求反，得： （6） （5） 4.4 组合逻辑电路的设计 第六十七页，共九十九页，2022年，8月28日 有原变量输入、又有反变量输入，则5个与非门电路即可 完成式（6）功能。现在没有反变量输入，第一级反相器需用 来产生反变量。所以其逻辑电路如图所示，电路为3级门电 路结构。 用9个与非门完成的电路图 4.4 组合逻辑电路的设计 第六十八页，共九十九页，2022年，8月28日 但是，上图所示电路不是最佳结果，如果对式（5）进行 合并，得： 用5个与非门完成的电路图 4.4 组合逻辑电路的设计 （7） 第六十九页，共九十九页，2022年，8月28日 式（7）对应的逻辑电路也是3级门结构，虽然比前一个图 少了4个反相器。但仍然不是最佳结果。因为式（5）还可 以进行如下的变换: 和 为化简中的多余项，现在称它为生成项，加入这些 生成项后，函数值不会改变，但可以得到最佳逻辑电路图, 只需要４个与非门即可。 （8） 4.4 组合逻辑电路的设计 第七十页，共九十九页，2022年，8月28日 2.常用中规模译码器 1)双2－4线译码器 74××139 两个完全独立 2－4 线二进制译码器； 译码输出低电平有效； 1个低电平有效译码使能端； 4.2常用组合逻辑电路的介绍 第三十页，共九十九页，2022年，8月28日 3个输入端 3个控制端 8个输出端 2) 3－8线译码器 74××138 逻辑符号图 引脚图 逻辑电路图 4.2常用组合逻辑电路的介绍 G 1 G 2A G 2 B C B A 1 1 1 1 1 1 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 1 第三十一页，共九十九页，2022年，8月28日 74××138集成译码器功能表 输 入 输 出 G1 G2A G2B A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 × H × × × × H H H H H H H H × X H × × × H H H H H H H H L × × × × × H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H