常用时序电路组件.pptxVIP

常用时序电路组件第1页/共109页 2023年7月17日北京理工大学 信息科学学院274LS75一个封装上有2个独立的双D锁存器。双D锁存器共用一个门控信号，例如：G1.2。第2页/共109页 2023年7月17日北京理工大学 信息科学学院36.1.2 触发器组成的寄存器这是一个4比特（4位）的寄存器，可存储4位二进制信息。在CP的上跳沿时刻，Di的数值被打入到Qi中保存，i=0～ 3。当CP = 1或CP = 0时，Di的变化不会影响Qi的输出——Qi不随Di变。第3页/共109页 2023年7月17日北京理工大学 信息科学学院474LS175一个封装上有4个联动的D触发器。这4个D触发器共用一个时钟信号，当时钟CP的上升沿到达时，4个触发器同时存储各自D输入端的数据。CLR是“异步”清零信号，低有效。当CLR = 0时，4个D触发器的Q输出端全部清零（Q=1）。第4页/共109页 2023年7月17日北京理工大学 信息科学学院5§6.2 异步“波浪”式计数器（Asynchronous Ripple Counter）6.2.1 异步二进制加法计数器(Asynchronous Binary Up Counter)这种计数器的结构是：除第一级外，每一级触发器的时钟均来自于前一级触发器的输出端。所以计数器各触发器的翻转顺序是由前向后逐级翻转，就如同水波浪的行进一样，故名“波浪”式计数器，也叫“行波”计数器。所谓“异步”计数器是指计数器中各触发器的时钟信号不统一的一类计数器，即：各触发器有自己的时钟信号来源。第5页/共109页 2023年7月17日北京理工大学 信息科学学院6第6页/共109页 2023年7月17日北京理工大学 信息科学学院7∵TQ0=2·TCPQ0是CP的二分频 TQ1=4·TCP TQ2=8·TCP Q1是CP的四分频Q2是CP的八分频第7页/共109页 2023年7月17日北京理工大学 信息科学学院8由T’触发器构成。异步二进制加法计数器的组成特点：每一级触发器的时钟触发沿是下降沿。除第一级外，每级触发器的时钟均来自于前一级触发器的Q输出端。计数器的输出取自各级触发器的Q输出端。第8页/共109页 2023年7月17日北京理工大学 信息科学学院96.2.3 异步二进制减法计数器第9页/共109页 2023年7月17日北京理工大学 信息科学学院10Q0是CP的二分频Q1是CP的四分频Q2是CP的八分频第10页/共109页 2023年7月17日北京理工大学 信息科学学院11由T’触发器构成。异步二进制减法计数器的组成特点：每一级触发器的时钟触发沿是上升沿。除第一级外,每级触发器的时钟均来自于前一级触发器的Q输出端。计数器的输出取自各级触发器的Q输出端。第11页/共109页 2023年7月17日北京理工大学 信息科学学院12第12页/共109页 2023年7月17日北京理工大学 信息科学学院13第13页/共109页 2023年7月17日北京理工大学 信息科学学院14第14页/共109页 2023年7月17日北京理工大学 信息科学学院15第15页/共109页 2023年7月17日北京理工大学 信息科学学院16第16页/共109页 2023年7月17日北京理工大学 信息科学学院17第17页/共109页 2023年7月17日北京理工大学 信息科学学院18计数器的输出是取自各级触发器的Q输出端还是Q输出端。除第一级外,各级触发器的时钟是来自于前一级触发器的Q输出端还是Q输出端。异步“波浪”式计数器成为加/减计数器的影响要素：各级触发器时钟的触发边沿是上升沿还是下降沿。第18页/共109页 2023年7月17日北京理工大学 信息科学学院196.2.4 可逆异步二进制计数器利用一个控制信号使一个触发器既可以是加法计数器也可以是减法计数器，这种计数器叫做可逆计数器。第19页/共109页 2023年7月17日北京理工大学 信息科学学院206.2.2 异步脉冲反馈复位/置位式任意模M加法计数器由n个触发器构成的计数器（不论是同步还是异步计数器）有2n个状态，其计数容量为2n，用N表示。计数容量也叫计数器的模。如果计数器的模是任意值（不是2i形式），则用M表示计数器的模，M N。利用一个计数容量为N(2n)的计数器去实现一个任意模值M的计数器(MN)，可采用异步脉冲反馈复位法或者异步脉冲反馈置位法去“缩短”计数器的模值N(2n)为M(MN且不是2i的形式)。所谓异步脉冲反馈“复位/置位”法就是利用计数器的异步复位端和异步置位端，在计数器的计数过程中产生异步的“复位/置位”信号去强制计数器复位/置位，以到达缩短计数器计数容量N的目的。第20页/共109页 2023年7月17日北京理工大学