浅谈三人表决器的设计方法.pdfVIP

浅谈三人表决器的设计方法 在《数字电路》的学习中，组合逻辑电路的设计是一部分重要的知识，它以 前一章的组合逻辑电路分析为依托，为后续的时序逻辑电路分析和设计打下坚实 的基础。文章以三人表决器为例介绍了三种设计方法，以便学生熟悉常见组合逻 辑电路的特点及应用。 标签：组合逻辑电路设计；时序逻辑电路；方法 组合逻辑电路是数字电路中最简单的一类电路，其在功能上无记忆，结构上 无反馈网路。即电路任一时刻的输出状态只取决于该时刻各输入状态的组合，而 与电路的原状态无关。很多中规模组件都是组合逻辑电路，常用的有译码器、编 码器、数据选择器等等。 1 组合逻辑电路的设计方法 组合逻辑电路的设计就是根据给出的实际问题，画出能够实现这一逻辑功能 的数字电路。它是组合逻辑电路分析的逆过程。一般应以电路尽可能简单、所用 器件最少为目标。下面以三人表决器 （其中一人有否决权，按照少数服从多数） 为例，分别介绍三种能够实现这一功能的电路设计。 1.1 采用基本逻辑门电路进行设计 组合逻辑电路的基本设计步骤如下： （1）根据条件与结果的因果关系确定输入输出变量，分别用 0 和 1 表示信 号的两种不同状态。 （2 ）根据逻辑功能的要求列出真值表；（如表 1 所示） （3 ）将表达式进行化简并变换为与非-与非的形式（这里采用与非门实现）。 1.2 采用译码器进行设计 具有n 个输入端的最小项译码器，其输出端有 2n 个，且分别对应了n 输入 变量的所有最小项。而任意一个n 变量的逻辑函数，都可以写成唯一的最小项之 和的形式。所以，只要将译码器所对应的输出端按一定规律与外围电路进行适当 地连接就可以实现。 1.3 用数据选择器进行设计 具有n 个地址输入端的数据选择器有2n 个数据输入端，对应n 个输入变量 的全部最小项，有一到两个输出端。与译码器类似，通常也设有附加控制端。以 常见的八选一数据选择器74LS151 为例，它有3 个地址输入端C 、B 、A ，8 个 数据输入端D7 、D6…D1 、D0 ，两个互补输出端Y 和W ，使能控制端G， 输出 Y 的表达式可写为Y=∑mi Di ，只要将需实现逻辑函数所包含的最小项所对应的 数据端置为1，不包含的数据端置为0 ，输出的Y 就是所求函数。令A=C ，B=B ， C=A，则用8 选 1 数据选择器74LS151 实现三人表决器功能的逻辑函数表达式 为：Y （A ，B ，C ）=∑m （5，6，7 ）=m0·0+m1·0+m2·0+m3·0+m4·0+m5· 1+m6·1+m7·1， 對照输出表达式的形式，只要使D0=D1=D2=D3=D4=0 ，D5=D6=D7=1 ，则Y 就 是所求的逻辑函数，最后将控制端 G 接地即可实现该表决器功能（如图 3 ）。 2 结束语 以上三种设计方法都可以实现三人表决器的逻辑功能。 通过这些方法可以使 学生在学习组合逻辑电路这部分内容时， 通过相互比较，从而熟悉这些常见组合 逻辑电路各自的特点及应用，加深学生们的印象。