微系统封装基础.pptVIP

·种类 叠层型3D;埋置型3D; 有源基板型3D。 ·定义 在垂直于芯片表面的方向上堆叠,互连两片以上裸片或器件的封装. PCB板和封装转接板的布线限制，规定0.50或0.40毫米是CSP封装最小的实用间距，这使得在X和Y方向上提高封装密度非常困难。 3.5 三维立体封装(3D) 第六十一页，共一百零一页，2022年，8月28日 ·特点 体积小,电性能稳定(信号传输延迟时间减小、低躁声、低功耗）,多功能性、高可靠性和低成本性。 *3D封装内的多个裸片仅需要一个基板，同时由于裸片间大量的互连是在封装内进行，互连线的长度大大减小，提高了器件的电性能。 第六十二页，共一百零一页，2022年，8月28日 实现叠层型3D封装的两种方法： 封装内的裸片堆叠 封装内的封装堆叠或称封装堆叠 1. 叠层型3D封装 第六十三页，共一百零一页，2022年，8月28日 第六十四页，共一百零一页，2022年，8月28日 以錫球型态接合的叠层3D封裝 第六十五页，共一百零一页，2022年，8月28日 ·因为裸片堆叠CSP在开发Z方向空间（即高度）的同时还保持了其X和Y方向上的元件大小（厚度即使增加也是非常小），这种封装已经被很多手机应用所接受。裸片堆叠CSP封装的主要缺点是，如果堆叠中的一层集成电路出现问题，所有堆叠的裸片都将失效。 ·封装堆叠使得能够堆叠来自不同供应商和混合集成电路技术的裸片，也允许在堆叠之前进行预烧和检测。 第六十六页，共一百零一页，2022年，8月28日 裸片堆叠和封装堆叠比较 第六十七页，共一百零一页，2022年，8月28日 关键技术 1.芯片厚度的控制 :晶圆的减薄, 背面研磨到100微米以下.在晶片背面机械研磨过程中，硅晶粒形变很容易导致应力。——引发裸片破裂、扭曲。 CMP，湿刻蚀和等离子刻蚀 50 ,极限10-20 第六十八页，共一百零一页，2022年，8月28日 (a)支架型针脚焊 (b)金楔焊 (c)极低环路焊接 2. 引线焊接技术 :线焊技术是决定封装堆叠模盖最小高度和S-CSP裸片堆叠高度的一个关键因素 。 3. 裸片堆叠技术 第六十九页，共一百零一页，2022年，8月28日 4 .薄模成型技术 :为了能够堆叠封装，底部封装模盖的厚度必须小于顶部堆叠封装焊接球支架的高度。对于球间距为0.5-0.8毫米的CSP，紧凑型产品中已经广泛采用0.2-0.4毫米的球支架高度 第七十页，共一百零一页，2022年，8月28日 ——在各类基板内或多层布线介质层中“埋置”R、C或IC等元器件，最上层再贴装SMC/SMD来实现立体封装。 2. 埋置型3D 第七十一页，共一百零一页，2022年，8月28日 焊凸点高度在0.25 mm-0.4mm 凸点节距最小为0.4mm 包括凸点在内整个厚度小于1.0mm 第二十九页，共一百零一页，2022年，8月28日 第三十页，共一百零一页，2022年，8月28日 (1) 如何解决与CSP 相匹配的细间距高密度布线基片问题; (2)焊接技术, 也就是焊接过程中工艺匹配的问题。 (3)不容忽视的还有包封技术。 5. CSP 芯片制作技术的关键 第三十一页，共一百零一页，2022年，8月28日 开发引线键合产品需要开发的封装技术 (a)短引线键合技术 在基片封装中, 封装基片比芯片尺寸稍大,置于引线框架中, 引线框架的键合焊盘伸到了芯片上面, 在键合时, 键合线都很短,而且弧线很低。而在键合引线很短时, 键合引线的弧线控制很困难。 常规 CSP 第三十二页，共一百零一页，2022年，8月28日 塑封料在注塑成形时呈熔融状态，是有黏度的运动流体，因此具有一定的冲力。冲力作用在金丝上，使金丝产生偏移，极端情况下金丝冲断，就是所谓的冲丝。 (b)包封技术 在引线键合的包封中, 不仅要解决倒装片包封中的有关技术问题, 还要解决包封的冲丝问题。 (c)焊球安装技术。 第三十三页，共一百零一页，2022年，8月28日 开发TAB键合产品需要开发的封装技术 (a)TAB键合技术。 (b)包封技术。 (c)焊球安装技术。 第三十四页，共一百零一页，2022年，8月28日 开发倒装片键合CSP产品需要开发的封装技术 （a）二次布线技术 二次布线, 就是把的周边焊盘再分布成间距为微米左右的阵列焊盘。在对芯片焊盘进行再分布时, 同时也形成了再分布焊盘的电镀通道。 (b)凸点形成电镀金凸点或焊料凸点技术。在再分布的芯片焊盘上形成凸点。 (c)包封技术。包封时, 由于包封的材料厚度薄, 空洞、裂纹的存在会更严重的影响电路的可靠性 (d)焊球安装技术。 第三十五页，共一百零一页，2022年，8月28日 第三十六页，共一百零一页，202