北京工业大学《微机原理与接口技术》课件-第4章半导体存贮器.pptVIP

4.3.1 概述 1．动态存储器芯片2164的引线 2164是一块64K×1bit的DRAM芯片； 类似的芯片有许多，如3764、4164等。 A0～A7为地址线： DRAM芯片的地址引线是复用的。操作时将存取的地址分两次输入到芯片，每一次都是由A0～A7输入。两次加到芯片上去的地址分别称为行地址和列地址。 在芯片内部，各存储单元呈一种矩阵结构排列。行地址在片内译码选择一行，列地址在片内译码选择一列，由选中的行和列来决定所选中的单元。 2164是64K×1bit的DRAM芯片，有256行和256列，共同决定64?K个单元。 NMC21257是256K×1bit的DRAM芯片，有256行，每行为1024列。 DIN为数据输入线，当CPU写芯片的某一单元时，要写入的数据由DIN送到芯片内部。 DOUT是数据输出线，当CPU读芯片的某一单元时，数据由DOUT输出。 　　 为行地址锁存信号。利用该信号将行地址锁存在芯片内部的行地址缓冲寄存器中。 　　 为列地址锁存信号。利用该信号将列地址锁存在芯片内部的列地址缓冲寄存器中。 　　为写允许信号。当该信号为低电平时，允许将数据写入。当该信号为高电平时，可以将数据读出。 引线总结： 地址线复用：2164利用A0～A7分两次输入 → 先输入行地址，再输入列地址 RAS：行地址选通，兼作片选 CAS：列地址选通，兼作数据输出允许 CAS ＝1：DOUT高阻 CAS ＝0：DOUT输出数据 WE：写允许。 0：写；1：读 DIN：数据输入 DOUT：数据输出 DRAM容量大，将所有地址线全部引出不太实际 图4.29 查询写入流程图 5) 连接使用 2．先进先出(FIFO)存储器 1) DS2009的引线及功能： D0～D8为9条输入数据线； Q0～Q8为9条输出数据线； 　　为复位输入端，使写入地址回到000H。DS2009每写入一个9位数据，地址自动加1；当加到1FFH后再加1，又可回到000H从头开始。 　　　在多片DS2009级联增加FIFO深度时，用低电平首先加载该芯片。加上负脉冲可使读出地址复位回到000H。 　　为空标志，低电平表示FIFO存储器中的数据已空，无数据可读。 　　为满标志，低电平表示FIFO存储器的各单元已写满。 　 和　　用于多片级联扩展数据宽度或容量深度。 为半满标志，当FIFO存储器已写入的数据达到或超过一半(256个)时，有效(低电平)，常用于单片或字宽扩展。 2) 具体操作 ① 写操作。在FIFO非满(　 =1)的条件下，利用　 脉冲的上升沿将数据写入。每写入一个数据，内部地址指针自动加1，并在512个单元内循环。 ② 读操作。在FIFO非空(　 =1)的状态下，利用　 脉冲下降沿，可将数据读出。每读出一个数据，内部地址指针自动加1，并在512个单元内循环。 芯片的满与空是利用芯片内部写地址指针和读地址指针的距离来判定的。对芯片写与读是完全独立的，可以同时进行，也可以各自操作。利用芯片所提供的状态信号，可以方便地实现FIFO的数据传送。 ③ 级联操作。　　字宽的扩展：利用两片DS2009实现 512×18bit的FIFO存储器。　　深度的扩展：利用三片DS2009实现1536×9bit的FIFO存储器。 字宽的扩展：512×18bit FIFO 通过任一芯片的FF、EF、HF检测状态； 无需将两个芯片的状态输出线连在一起。 深度的扩展：1536×9bit FIFO 3．铁电存储器(FRAM) EPROM、EEPROM和Flash不仅写入速度慢，而且只能有限次的擦写，写入时功耗大。 铁电存储器能兼容RAM的一切功能，并且和ROM技术一样，是一种非易失性的存储器。铁电存储器在这两类存储类型间搭起了一座跨越沟壑的桥梁 →一种非易失性的RAM。 当一个电场被加到铁电晶体时，中心原子顺着电场的方向在晶体里移动。当原子移动时，它通过一个能量壁垒，从而引起电荷击穿。内部电路感应到电荷击穿并设置存储器。移去电场后，中心原子保持不动，存储器的状态也得以保存。铁电存储器不需要定时更新，掉电后数据能够继续保存，速度快而且不容易写坏。 典型芯片 FM1808 由Ramtron公司研制的并行铁电存储器(FRAM) 。 (32K×8bit) 引线： A0～A14地址引线； D0～D7双向数据引线； 写允许信号引线； 输出允许信号引线； 片选信号引线； VCC电源引线，2.7～3.6V； VSS地线。 FM1808的主要特性如下：●采用32K×8bit的存储结构；● 低电压，使用2.7～3.6V电源供电；● 无限次读写；● 掉电数据保存10年； ● 写数据无延时，以总线速度进行读写，