SJT 10741-2000半导体集成电路 CMOS电路测试方法的基本原理.pdf

ICS 31. 200SJL55备案号：8119-2001中华人民共和国电子行业标准SJ/T 10741—2000半导体集成电路CMOS电路测试方法的基本原理Semiconductor integrated circuitsGeneral principles of measuring methods for CMOS circuits2001-03-01实施2000-12-28发布中华人民共和国信息产业部批准 前言子CMOS电路测试方法的基本本标准在原国家标准GB3834一83《半导体集成电路原理》的基础上进行修订。本标准与GB3834相比，所考患的主要性能参数基本相同，技术内容作了相应改动。删除了有关开关电路的几个参数。本标准的编制、修订有利于我国半导体集成电路行业的技术交流和经济交流。本标准代替GB3834-83。本标准由信息产业部提出。本标准由中国电子技术标准化研究所归口。本标准起草单位：中国电子技术标准化研究所。本标准主要起草人：李燕荣、孙人杰。本标准首次发布时间：1983年。 目次范围1(1)2引用标准.(1)3 定义(1)+4　要求(1)5静态参数测试(1)5.1输入钳位电压Vik(1)5.2输入高电平电压ViH:(2)5.3输入低电平电压VIL(3)(4)5.4输入正向阈值电压Vut+5.5(5)输入负向阈值电压Vit-5.6滞后电压AV.:(6)5.7输出高电平电压VoH(6)(7)5.8输出低电平电压VoL5.9(8)输入高电平电流IH(9)5.10输入低电平电流IL(10)5.11输出高电平电流IoH(11)5.12输出低电平电流IoL(12)5.13输出高阻态时高电平电流IozH(13)5.14输出高阻态时低电平电流ozL(14)5.15电源电流Ipp(15)5.16输出短路电流los(16)6动态参数测试(16)输入电容C,和输出电容C。6.1(17)6.2动态电源电流I。(18)6.3建立时间 tsu(19)6.4保持时间络(21)6.5最高时钟频率Fma(22)输出由低电平到高电平传输延迟时间 tpLH6.6(23)6.7输出由高电平到低电平传输延迟时间tpHL(25)6.8输出由高阻态到高电平传输延迟时间 tpzH(26)6.9输出由高阻态到低电平传输延迟时间tpzL(28)6.10输出由高电平到高阻态传输延迟时间 tpHz(29)输出由低电平到高阻态传输延迟时间 tpLz6.11(31)输出由低电平到高电平转换延迟时间tTLH6.12(32)输出由高电平到低电平转换延迟时间tTHL6.13 中华人民共和国电子行业标准半导体集成电路SJ/T 10741--2000CMOS电路测试方法的基本原理代替GB/T3834—83Semiconductor integrated circuitsGeneral principles of measuring methods for CMOS circuits1主题内容与适用范围本标准规定了半导体集成电路CMOS电路（以下简称器件）电特性测试方法的基本原理。本标准适用于半导体集成电路CMOS电路电特性的测试。2引用标准GB/T17574-98半导体器件集成电路第2部分：数字集成电路SJ/T10734-96半导体集成电路文字符号电参数文字符号3 定义本标准所有电参数符号和定义符合GB/T17574和SJ/T10734的规定。4要求4.1若无特殊说明，测试期间，环境或参考点温度偏离规定值的范围应符合器件详细规范的规定。4.2测试期间，应避免外界干扰对测试精度的影响。测试设备引起的测试误差应符合器件详细规范的规定。4.3测试期间，施于被测器件的电源电压应在规定值的±1%以内。施于被测器件的其他电参量的准确度应符合器件详细规范的规定。4.4被测器件与测试系统连接或断开时，不应超过器件的使用极限条件。4.5具有内部存储或滞后特性的器件，应规定预置条件。4.6测试期间，应避免因静电放电而引起器件损伤。4.7测试期间，非被测输入端不得悬空。5静态参数测试5.1输入钳位电压Vik5.1.1目的中华人民共和国信息产业部2000-12-28批准2001-03-01实施-1- SJ/T10741—2000测试带有附加钳位二极管的输入端输入钳位电压5.1.2测试电路图Vik的测试电路图如图1所示。VDD被测器件Ix图 15.1.3测试条件测试期间，下列测试条件应符合器件详细规范的规定。a．环境或参考点温度：b.电源电压Vpp:输入端流入或流出电流Iik:c.d.输出端开路。5.1.4测试程序5.1.4.1在规定的环境条件下，将被测器件接入测试系统中。5.1.4.2电源端Vpp施加规定的电压值。5.1.4.3被测输入端流入或流出电流调整到规定值，其余输入端施加规定的条件。5.1.4.4