数字电路教案阎石 第七章 时序逻辑电路.docxVIP

PAGE PAGE 10 第 7 章 时序逻辑电路 概述 时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。 ……组合电路Q1 … … 组合电路 Q1 Qt … 存储电路 W1 … Wr 入 Xp 根据时钟分类 Y1 输 Ym 出 图 7.1.1 时序逻辑电路的结构框图 2、时序电路的分类 同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲， 每来一个时钟脉冲，电路的状态只改变一次。 异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后， 是异步进行的。 根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。 穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。 时序逻辑电路的分析方法时序电路的分析步骤： 电路图 时钟方程、输出方程、驱动方程 状态方程 计算状态表（状态图、时序图） 判断电路逻辑功能 分析电路能否自启动。 同步时序电路的分析方法分析举例：[例 7.2.1] 异步时序电路的分析方法分析举例：[例 7.2.3] 计数器 概念：在数字电路中，能够记忆输入脉冲 CP 个数的电路称为计数器。 计数器累计输入脉冲的最大数目称为计数器的“模”，用 M 表示。计数器的“模”实际上为电路的有效状态。计数器的应用：计数、定时、分频及进行数字运算等。 计数器的分类： (1)按计数器中触发器翻转是否同步分：异步计数器、同步计数器。(2)按计数进制分：二进制计数器、十进制计数器、N 进制计数器。(3)按计数增减分：加法计数器、减法计数器、加/减法计数器。 异步计数器 一、异步二进制计数器 1、异步二进制加法计数器 分析图 7.3.1 由 JK 触发器组成的 4 位异步二进制加法计数器。 分析方法：由逻辑图到波形图（所有 JK 触发器均构成为 T/ 触发器的形式，且后一级触发器的时钟脉冲是前一级触发器的输出 Q），再由波形图到状态表，进而分析出其逻辑功能。 2、异步二进制减法计数器 减法运算规则：0000-1 时，可视为（1）0000-1=1111；1111-1=1110，其余类推。由 JK 触发器组成的 4 位异步二进制减法计数器的工作情况分析略。 二、异步十进制加法计数器 由 JK 触发器组成的异步十进制加法计数器的由来：在 4 位异步二进制加法计数器的基础上经过适当修改获得。 有效状态：0000——1001 十个状态；无效状态：1010～1111 六个状态。 三、集成异步计数器 CT74LS290 为了达到多功能的目的，中规模异步计数器往往采用组合式的结构，即由两个独立的计数来构成整个的计数器芯片。如： 74LS90（290）：由模 2 和模 5 的计数器组成； 74LS92 ：由模 2 和模 6 的计数器组成； 74LS93 ：由模 2 和模 8 的计数器组成。 1.CT74LS290 的情况如下。 （1）电路结构框图和逻辑功能示意图 （2）逻辑功能如下表 7.3.1 所示。 注：5421 码十进制计数时，从高位到低位的输出为Q Q Q Q 。 0 3 2 1 2、利用反馈归零法获得 N（任意正整数）进制计数器方法如下： 写出状态 SN 的二进制代码。 求归零逻辑（写出反馈归零函数），即求异步清零端（或置数控制端）信号的逻辑表达式。 画连线图。 举例：试用 CT74LS290 构成模小于十的 N 进制计数器。CT74LS290 则具有异步清零和异步置 9 功能。讲解教材 P215 的[例 7.3.1]。注：CT74LS90 的功能与 CT74LS290 基本相同。 同步计数器 一、同步二进制计数器 同步二进制加法计数器 2、同步二进制减法计数器 3、集成同步二进制计数器 CT74LS161 （1）CT74LS161 的引脚排列和逻辑功能示意图 注：74LS163 的引脚排列和 74LS161 相同，不同之处是 74LS163 采用同步清零方式。 （2）CT74LS161 的逻辑功能 ① CR =0 时异步清零。C0=0 ② CR =1、LD =0 时同步并行置数。CO ? CT Q Q Q Q T 3 2 1 0 ③ CR = LD =1 且 CPT=CPP=1 时，按照 4 位自然二进制码进行同步二进制计数。 CO ? Q Q Q Q 3 2 1 0 ④ CR = LD =1 且 CPT·CPP=0 时，计数器状态保持不变。 4、反馈置数法获得 N 进制计数器方法如下： ·写出状态 SN-1 的二进制代码。 ·求归零逻辑，即求置数控制端的逻辑表达式。 ·画连线图。 （集成计数器