数电实验二：简易计算器（设计报告）.pdfVIP

数数电电实实验验⼆⼆：：简简易易计计算算器器 （（设设计计报报告告）） 数电实验2设计报告 实验名称：简易计算器 实验⽬的： 1.熟练掌握综合逻辑电路的设计⽅法 调试⽅法 2.掌握Verilog HDL 数字系统设计⽅法 3.熟悉PLD 实验箱的结构和使⽤ QuartusII 软件的基本操作 4.掌握采⽤Quartus II 软件和实验箱设计实现逻辑电路的基本过程 设计任务 要求： 利⽤LPM 例化元件和适当的中⼩规模时序、组合逻辑电路设计⼀个4位简易计算器，实现2个4位⼆进制数的加、减、乘、除运 算，完成主要模块的波形仿真，并将设计下载到实验箱进⾏功能测试。 要求： 1、 ⽤8个开关分别作为2个4位输⼊数据 2、 运算结果⽤数码管显⽰ 电路设计过程： 1、 设定加、减、乘、除四个LPM 例化元件 加法器：2个四位⼆进制输⼊ （加数、被加数），1个4位⼆进制输出 （和） 减法器：2个四位⼆进制输⼊ （减数、被减数），1个4位⼆进制输出 （差） 乘法器：2 个8位⼆进制输出 （积） 除法器：2 4位⼆进制输出 （分别代表商和余数） 2、加⼊组合逻辑电路和4选⼀数据选择器，控制进⾏运算的种类 （1）组合逻辑电路输⼊： 功能： 为了利⽤矩阵键盘对计算器对输⼊数字的加减乘除进⾏控制，我们画了这个组合逻辑电路，将矩阵键盘的⾏管脚和列管脚分别 为输⼊后，当 （1,1）位置的按键按下，则输出端输出2位2进制数11 （控制减法操作），当 （2,2）位置的按键按下，则输出端 输出2位2进制数10 （控制加法操作），当 （3,3）位置的按键按下，则输出端输出2位2进制数01 （控制乘法操作），当所有按 键都没有按下时，输出默认为00，即控制除法操作。 （2）4选⼀数据选择器功能 X 1,y1为想要计算的两个4位2进制数，当S0,S1为11的时候，将X 1,y1送⼊减法器输⼊端，当S0,S1为10的时候，将X 1,y1送⼊ 加法器输⼊端，当S0,S1为01的时候，将X 1,y1送⼊乘法器输⼊端，当S0,S1为00的时候，将X 1,y1送⼊除法器输⼊端。此时未 被选中其他LPM模块输⼊为零。 3、在每个例化元件的输出结果后加上数码管编码和扫描，将结果译码为数码管 （1）数码管译码器功能： 将输⼊的4位2进制计算结果编译成数码管⼗进制显⽰的段位。 （2）扫描模块功能： ⽤以轮流产⽣两个数码管的位选信号，当时钟信号⾼电平时使1管亮，当时钟信号低电平时使2管亮 4、将加、减、乘、除译码后的结果接⼊4选⼀数据选择器，同输⼊端⼀样，控制计算类型得数的输出。 功能：根据输⼊端编码器输出s0,s1两位控制信号00、01、10、11信号的不同，将加、减、乘、除得数的数码管显⽰段位分别 送给输出端。当S0,S1为11的时候，将减法结果送给输出端，当S0,S1为10的时候，将加法结果送给输出端，当S0,S1为01的 时候，将乘法结果送给输出端，当S0,S1为00的时候，将除法结果送给输出端。 3、 同时，把加、减、乘、除得数显⽰部分产⽣的2位位选信号⽤或门连到⼀起，共同位选数码管。 管脚分配：