vlsi型轨到轨运放模块的研究.docxVIP

vlsi型轨到轨运放模块的研究 1 运放模块的设计背景 随着mos管功能尺寸的减小，电路集成度迅速提高。考虑到芯片的温度和功耗,要求单元电路处于低电源电压下工作。运放是模拟电路最重要的电路单元。随着工作电压逐步下降,考虑到数字电路中的逻辑的易区分,晶体管的阈值电压却不能相应下降,运放的共模输入范围和动态输出幅度变得越来越小。具有简单拓扑结构,适合于低电压、低功耗工作,特别是输入输出动态幅度可以从轨到轨(Rail-to-Rail)的运放模块成为模拟电路设计的一个极为重要的目标。本文设计了一个动态输入输出幅度为Rail-to-Rail的运放单元,它是面向深亚微米CMOS模数混合的视频系统的模块,适应于低电源电压工作。它的芯片面积小,功耗低,适合作为VLSI库的运放单元模块。 2 设计原则 运放由输入级、中间级、输出级和偏置电路四个部分构成。下面说明设计原理。 2.1 u3000jd和gm的关系 如图1所示,对于P沟差分对输入运放,其共模输入范围VCM可表示为 VSS＜VCΜ＜VDD-Vdsat-Vgsp(1)VSS＜VCM＜VDD?Vdsat?Vgsp(1) 式中VSS为负电源轨道电压,VCM为共模输入电平,VDD为正电源轨道电压,Vdsat为差分输入级中源漏饱和压降,Vgsp为P沟差分输入管的栅源电压。对于N沟差分对输入运放,其共模输入范围可表示为 VSS+Vgsn+Vdsat＜VCΜ＜VDD(2)VSS+Vgsn+Vdsat＜VCM＜VDD(2) 式中Vgsn为N沟差分输入管的栅源电压。所以随着VDD的下降,VCM会变得很小。 如果将PMOS差分输入对和NMOS差分输入对并联起来,则运放的共模输入范围: VSS＜VCΜ＜VDD(3)VSS＜VCM＜VDD(3) 从而实现了输入级的Rail-to-Rail,如图2。 工作电压的最小值为: Vsup.min=Vgsp+Vgsn+2Vdsat(4) Vsup.min为运放的最低工作电压。 当共模输入电平接近VDD时,P沟差分输入对截止,只有N沟差分输入对处于放大状态;同样,当共模输入电平接近VSS时,只有P沟差分输入对处于放大状态,而N沟差分输入对处于截止状态;当共模输入电平处于中间状态时,N沟、P沟差分输入对都处于放大状态。这样当共模输入电平从VDD到VSS变化时,输入级的跨导gm变化接近一倍,这样将使运放的单位增益带宽发生很大变化,这种变化使频率补偿变得困难,这也是本文要解决的难点之一。 为使运放输入共模电平变化时gm保持不变,可采用下面的电路结构,如图3所示。 若把输入电压[满足(3)式]分为三个区域,注意到M11和M14是对电流起开关作用的开关管。电路近似保持恒定的gm原理如下: (i)当共模输入电平处于中间电平时,即: Vb4＜VCΜ＜VDD-Vb3(5) M11、M14处于截止状态,输入对管M1、M2和M3、M4工作电流为Iref,其输入级跨导: gm∝2√Ιref(6) (ii)当共模输入电平VCMVDD-Vb3时,M11管导通,M14处于截止状态。电流源Ib3(Iref)经M11至M12,而M12和M13是1∶3的电流源,迫使N沟管M3、M4工作电流为4Iref,而M1、M2处于截止状态,这时输入级跨导: (iii) 当共模输入电平VCMVb4时,M14导通,电流为Iref。M3、M4截止,而M15和M16构成1∶3的电流源,迫使P沟管M1、M2工作电流为4Iref,这时输入级跨导: 在共模电压输入范围内,gm可以表示为: Iref是流过输入差分对管的电流,Κ=μpCox(WL)p=μnCox(WL)n;μn、μp分别为N管和P管的载流子迁移率。 所以,当共模输入电平从VDD到VSS变化时,如果输入级的(WL)p和(WL)n满足如下关系: 则gm基本保持不变。 当VCM=Vb4时,M1、M2导通,M11、M3、M4弱导通,当VCM=VDD-Vb3时,M3、M4导通,M14、M1、M2弱导通。这两种情况下都导致运放输入极跨导gm增大,反映在模拟结果上就是在这两个电压附近运放的输入跨导曲线呈现尖峰,变化幅度约为10%左右。如果共模输入电平落在这两个电压附近,则运放的输入级跨导增大,从而导致运放的单位增益带宽增大,相位裕量减小,运放的稳定性变差。实际设计时,可以通过调节运放的补偿电容大小使运放共模输入电压在这两个值附近仍然能保持50度的相位裕量,从而在整个Rail-to-Rail共模输入范围内运放都能稳定工作。 2.2 工作电流的校核 输出级采用了一种实现大动态输出的AB类输出级结构,如图4所示。Iin1、Iin2为同相位的交流小信号电流源,设 M2、M3、M4构成M1管的偏置电路,M6、M7、M8构成M5管的偏置电路,分别决定了M1、M5的静态工作电流。设 这样,M3和