埋嵌元件PCB的技术(二).docxVIP

埋嵌元件 的技术（二） 5嵌入用元件 焊盘连接方式时，嵌入可以采用再流焊或者粘结剂等表面安装技术的大多数 元件。为了避免板厚的极端增大而要使用元件厚度小的元件。裸芯片或者WLP 情况下，它们的大多数研磨了硅（Si）的背面，包括凹块等在内的安装以后的高 度为（300~150）mm以下。无源元件中采用0603型，0402型或者1005 的低背型。导通孔连接方式时，上面介绍的镀层连接和导电胶连接的各种事例都 是采用Cu电极的元件。用作嵌入元件时铜（Cu）电极的无源元件厚度150 mm 成为目标之一，还有更薄元件的开发例。 6EPASD 评价解析 T V（ TestVehicle） 测试运载工具（丁丫）概要 以阐明元件嵌入PCB的技术课题为目的，制作了评价解析WG中的TV （Test Vehicle）并进行了评价。从2007年再次关于构造和设计的讨论，最终 制作了如图9所示的裸芯片嵌入基板的构造。线路层为4层，L2~L3之间嵌入 元件。根据元件嵌入PCB的用途，初期应该相同于HDI基板的评论，而提出元 件嵌入特有的课题被视为最本质的问题，嵌入部分以外极为容易的优先制造，层 间连接为贯通孔。分别使用无卤FR-4和FR-5基材进行制造。 外观 图 9 EPADS TV 嵌入的元件是由 SIPOS ( System IntegrationPlatform Organization Standard )提供的“SIPOSTEG，形成与PCB连接的菊链式图形那样的焊盘 配置。图10表示了这种图形和主要规格。其中电极上形成金(Au )螺拴形凸块 (Stud Bump ),采用面朝下(Facedown )的倒芯片连接的安装方式。这时 采用热压接合法和超声波法2种方法。因此制作成两种材料和两种安装方式的 共计4种样品。 主要魏格 主要魏格 以厚度二015mm 3)电假节卷」我置制南 与四猊!由睇隹卷凸映 图10 SIPOS-TEG 评价结果 2008年实施了 TV制作，2009年度进行了评价解析。首先为了评价再流 焊耐热性，采用JEDEC3级的条件实施前处理。许多样品再流焊以后发生起泡。 另外还伴随着发生断线或者电阻上升。 图11表示了截面解析的一例。嵌入的芯片下方的底胶树脂与芯片之间发生 剥离，部分剥离发生在螺栓形凸块与PCB电极界面。这种剥离是起泡的发生原 因。耐热性的FR-5也发生若干起泡。由于四种条件中没有显着差别。所以认为 发生起泡的主要原因在于构造本身。根据截面解析的结果芯片本身显着翘曲，由 于嵌入以后内在的残留应力在再流焊时被释放而发生变形，或者由于芯片本身的 尺寸或者PCB图形的影响等。关于翘曲方面，在内层板上安装时由于芯片与内 层板的热膨胀系数差别而表现出凸状翘曲，但是如图11所示的起泡以后的截面 中反而逆转为凹状翘曲而值得注意。 图11再流焊以后发生起泡的样品的截面 发生起泡的评价本质上是由于爆玉米花（Popcorn ）现象引起的，使用不同 的两种底胶树脂的安装方式都发现同样的起泡，因此认为PCB构造有很大影响。 为了调查这种现象，第二次制作了 TV-1芯材厚度为0.1 mm和0.3 mm,导体 图形有TV-1采用的铜（Cu）中间（Beta）图形和PCB的网且（Mesh）图形 两种。共计四种样品。图12表示了 TV-1PCB的导体图形和层构造。各种构造 实施了 5次再流焊耐热试验，与TV-1同样构造的芯材0.1mm/Cu中间图形再 现起泡现象，而其它构造都没有发生起泡或者电阻上升确认了构造变更的效果。 中间图出图12 TVqT的导体图形和层构造 中间图出 图12 TVqT的导体图形和层构造 6.3热变形解析 dKh SA.KA . f ■V W- J - IJ 3innH 芯沛上 为了考察基材的厚度或者线路导体图形给予元件嵌入PCB的热变形行为的 影响，利用模拟迄今获得的试验结果进行解析。根据前节叙述的EPADS TV的 Geber数据制成三D模型（Model），通过解析从室温加热到260 ℃时的热 变形行为而求得。解析时使用ADINA8.6 （美国ADINA公司制造）进行非线性 的弹性解析。解析以TV-1为标准。基材厚度为0.1 mm和0.3 mm两种，PCB 的导体设定为铜（Cu）中间图形和网目图形两种，实施共计组合成四种的解析。 制成的模型如下。 （a）模型1芯材0.1 mm厚/网目图形。 （b）模型2芯材0.1 mm厚/中间图形。 （c）模型3芯材0.3 mm厚/网目图形。 （d）模型4芯材0.3 mm厚/中间图形。 另外嵌入的芯片为0.1 mm,厚度10 mm□，与TV同样的周边配置金Au ) 凸块和下面填充底胶树脂的构造。实际的制造状况有所不同，在解析中室温下的 应力和变形设定为0,求出加热到260 ℃时的热变行为。