- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
课题七可编程逻辑器件GAL的应用
任务一
应用GAL
制作8路输出控制器
任务二
应用GAL
制作复合逻辑门电路
任务三
应用GAL
制作十进制数码显示器
任务四
应用GAL
制作4位左移寄存器
任务五
应用GAL
制作四进制加法计数器
任务六
应用GAL
制作十进制加法计数器
在集成电路芯片中, 一类是定制芯片,它们的逻辑功 能是确定的。另一类是可编程逻辑器件PLD, 用户可以通 过编程方式写入逻辑功能。
可编程逻辑器件
可编程逻辑器件
(PLD)
低密度可编程逻辑器件 高密度可编程逻辑器件
(LDPLD) (HDPLD)
可编程 可编程 通用阵列 可擦除可编程 复杂可编程 现场可编程
逻辑阵列 阵列逻辑 器件 逻辑器件 逻辑器件 门阵列
(PLA) (PAL) (GAL) (EPLD) (CPLD) (FPGA)
可编程只 读存储器 (PROM)
课题七可编程逻辑器件GAL的应用
任务一应用GAL制作8路输出控制器
任务引入I/CLK [ I[
任务引入
I/CLK [ I
[
Ucc
1OQ
I/O/Q IO/Q IO/Q IO/Q IO/Q I/O/Q
1OQ
I/OE
GAL16V8D管脚排列中,
表示逻辑输入端,CLK表示
时钟脉冲输入端,O,Q表示
输出端, 表示输出3态控制
端。电源电压典型值+5V,输
出电流较大,可以直接驱动 LED负 载 。
[ [
[
I
GND
20
20
19
18
17
16
15
14
13
12
11
1
1
2
3
4
5
6
7
8
9
10
GAL16V8D
的应用课题七可编程逻辑器件GAL
的应用
GAL16V8D
8路输出控制器测试电路
表7-1 8路输出控制逻辑功能表
CTRL
7
Q6
Q5
Q4
Q3
Q2
Q1
Q0
0
D7
D6
D5
D4
D3
D2
D1
D0
1
D7
D6
D5
D4
D3
D2
D1
D0
课题七可编程逻辑器件GAL的应用
相关知识
一、可编程逻辑器件PLD
1.PLD 逻辑符号
a) b) c) d)
e)
PLD 逻辑符号
课题七可编程逻辑器件
课题七可编程逻辑器件GAL的应用
2.PLD 结构
PLD 结构图
或门阵列
课题七可编程
3.GAL16V8 结构
(1)8个输入缓冲器
(2)8个输出/反馈缓冲器
(3)8个三态输出缓冲器
(4)8个输出逻辑宏单元OLMC
(5)1个时钟输入缓冲器CLK OE
(6)1个输出使能缓冲器
(7)1个可编程的与门阵列
0256-
0430°
0738
c002
1245-
1230-
1504
1760-
□ 12
4.GAL 的工作模式和逻辑组态
GAL16V8系列器件共有3种工作模式,它们是简单模 式、复杂模式和寄存器模式。
3种工作模式和7种组态的关系
工作模式
组 态
简单模式S
①无反馈组合输出组态 ②本级组合输出邻级输人组态
③邻级输入组态
复杂模式C
④有反馈组合输出 ⑤无反馈组合输出
寄存器模式R
⑥寄存器输出组态 ⑦组合输出组态
课题七可编程逻辑器件GAL的应用
二、 用户源文件
module DS00 模块名是DS00
10 device P16V8S; 使用器件为P16V8S,IO 是烧写文件
名
D0,D1,D2,D3,D4,D5,D6,D7 pin 1,2,3,4,5,6,7,8; 输入端管脚声明
Q0,Q1,Q2,Q3,Q4,Q5,Q6,Q7
CTRL pin 9;
input =[D7..D0];
output =[Q7..Q0];
equations
pin 19,18,17,16,15,14,13,12; 输出端管脚声明 控制端管脚声明
”input是输入端D7~D0 的集合 output是输出端Q7~Q0 的集合 逻辑方程式关键字
WHE
您可能关注的文档
- 25万字详解:23种设计模式.docx
- 真石漆施工组织设计(00001).docx
- 监控施工工程外包合同.docx
- 地下停车库环氧地坪漆系统施工方案.docx
- 风轮总体参数设计.docx
- 高速公路资格预审初步施工组织设计.docx
- 基坑钢板桩支护方案(同名16788).docx
- 隧道出口开挖及边仰坡防护专项施工方案培训资料.docx
- 工070313(化工原理课程设计).docx
- 博物馆突发事件应急方案与应急处理.docx
- 渤海汽车2025年第三季度报告.pdf
- 【生物】湖南省部分学校2025-2026学年高三上学期9月联考(学生版).pdf
- 第五章 一元一次方程(单元解读课件)数学人教版2024七年级上册.pdf
- 【生物】湖南省部分学校2025-2026学年高三上学期9月联考(解析版).pdf
- 【生物】湖北省部分高中协作体2025-2026学年高二上学期9月联考(学生版) .pdf
- 华斯股份:2025年三季度报告.pdf
- 安徽省蚌埠市蚌埠第二中学2025-2026学年高二(上)开学检测物理试卷.pdf
- 安徽省六安市裕安区2024-2025学年高二生物上学期12月月考(解析版).pdf
- 安徽省皖南八校2024-2025年高二生物上学期期中考试(解析版).pdf
- 第五章 一元一次方程(复习课件)数学人教版2024七年级上册.pdf
原创力文档


文档评论(0)