基于FPGA的时钟提取电路的设计.docx

  1. 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
  2. 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  3. 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
目 录 1 设计相关介绍 1 1.1 同步技术介绍 1 1.2 Protel 介绍 1 2 总体方案设计 3 2.1 设计内容 3 2.2 设计方案比拟 3 2.3 方案论证 5 2.4 方案选择 5 3 单元模块设计 6 3.1 供电电路 6 3.2 有源晶振电路 7 3.3 JTAG 下载电路 7 4 特殊器件的介绍 8 4.1 FPGA 器件介绍 8 4.2 FLEX10K 器件介绍 8 5 软件实现 10 5.1 整体设计流程图 10 5.2 设

文档评论(0)

文档查询,农业合作 + 关注
官方认证
内容提供者

该用户很懒,什么也没介绍

认证主体土默特左旗农特农机经销部
IP属地广西
统一社会信用代码/组织机构代码
92150121MA0R6LAH4P

1亿VIP精品文档

相关文档