基于matlab的卷积码译码器的仿真设计.docxVIP

基于matlab的卷积码译码器的仿真设计 ※※※※※※※※※ ※※ 级学生数字通信 ※※ 原理课程设计 ※※ ※※※※※※※※※数字通信原理课程设计报告书 基于matlab的卷积码译码器的仿真课题名称 设计姓 名学 号 物理与电信工程系 院 系通信工程 专 业 指导教师 1 月15日 1 一、 设计任务及规定: 设计任务 运用Matlab技术来设计一种卷积码译码器，计算误码率。设计规定 规定能纯熟地运用Matlab技术对卷积码译码器进行仿真。 运用Matlab中Simulink单元创立信源模块、信道模块、信宿模块以及简朴译码器模块等，并运用全部设计模块进行仿真。 指导教师签名: 1 月 15 日 二、指导教师评语: 指导教师签名: 1 月 日三、成绩验收盖章 1 月 日 2 基于matlab的卷积码译码器的仿真设计 ) 1设计目的 卷积码是一种向前纠错控制编码。它将持续的信息比特序列映射为持续的编码器输出符号。这种映射是高度构造化的，使得卷积码的译码办法与分组码译码所采用的办法完全不同。能够验证的是在同样复杂度状况下，卷积码的编码增益要不小于分组码的编码增益。对于某个特定的应用，采用分组编码还是采用卷积编码哪一种更加好则取决于这一应用的具体状况和进行比较时可用的技术。 本课程设计便是通过Matlab设计一种硬判决维特比译码输出的完整电路，并进行误码率分析。 2设计的重要内容和规定 规定能纯熟地运用Matlab技术对卷积码译码器进行仿真。 运用Matlab中Simulink单元来创立信源模块、信道模块、信宿模块、简易译码器模块等，并运用全部设计的模块来进行仿真。 3 设计原理 3.1卷积码 卷积码，又称连环码，是由伊莱亚斯(P.elias)于1955年提出来的一种非分组码。 卷积编码的最佳译码准则为:在给定已知编码构造、信道特性和接受序列的状况下，译码器将把与已经发送的序列最相似的序列作为传送的码字序列的估值。对于二进制对称信道，最相似传送序列就是在汉明距离上与接受序列近来的序列。 卷积码的译码办法有两大类:一类是大数逻辑译码，又称门限译码(硬判决，编者注);另一种是概率译码(软判决，编者注)，概率译码又分为维特比译码和序列译码两种。门限译码办法是以分组码理论为基础的，其译码设备简朴，速度快，但其误码性能要比概率译码法差。 3 当卷积码的约束长度不太大时，与序列译码相比，维特比译码器比较简朴，计算速度快。维特比译码算法是1967年由Viterbi提出，近年来有大的发展。现在在数字通信的前向纠错系统中用的较多，并且在卫星深空通信中应用更多，该算法在卫星通信中已被采用作为原则技术。 3.2 维特比译码原理 采用概率译码的基本思想是:把已接受序列与全部可能的发送序列做比较，选择其中码距最小的一种序列作为发送序列。如果发送L组信息比特，那么对 kL于(n,k)卷积码来说，可能发送的序列有2个，计算机或译码器需存储这些序列并进行比较，以找到码距最小的那个序列。当传信率和信息组数L较大时，使得译码器难以实现。维特比算法则对上述概率译码做了简化，以至成为了一种实用 kL化的概率算法。它并不是在网格图上一次比较全部可能的2条途径(序列)，而是接受一段，计算和比较一段，选择一段最大似然可能的码段，从而达成整个码序列是一种最大似然值得序列。 下面以图3.2.1的(2，1，3)卷积码编码器所编出的码为例，来阐明维特比解码的办法和运作过程。为了能阐明解码过程，这里给出该码的状态图，如图3.2.2 b y 1j 01 00 11 输入序列 m m m jj-1j-2d a 00 10 输m,m,…m,… 12j 出序11 01 列 y 2j c 所 图3.2.2 (2,1,3)卷积码状态图 图3.2.1 (2,1,3)卷积码编码器 示。维特比译码需要运用图来阐明移码过程。根据卷积码画网格的办法，我们能够画出该码的网格图，如图3.2.3所示。该图设输入信息数目L=5，因此画L+N=8个时间单位，图中分别标以0至7。这里设编码器从a状态开始运作。该网格图的每一条途径都对应着不同的输入信息序列。由于全部可能输入信息序列共有kLkL2个 ，因而网格图中全部可能的途径也为2条。这里节点a=00，b=01，c=10， 4 d=11。 图3.2.3 (2,1,3)卷积码网格图 设输入编码器的信息序列为，则由编码器对应输出的序列为Y=(110 0)，编码器的状态转移路线为abdcbdca。若收到的序列R=(1100),对照网格图来阐明维特比译码的办法。 由于该卷积码的约束长度为6位，因此先选择接受序列的前6位序列R=(010101)同达成第3时刻的可能的8个码序列(即8条途径)进行比较，并计1 算出码距。该例中达成第3时刻a点的途径序列是(00000