verilog实验-计数器实验报告.docVIP

verilog实验-计数器实验报告

-CAL-FENGHAI-(2020YEAR-YICAI)_JINGBIAN

2

计数器

1、实现目标及介绍

实验实现了一个简易的计数器，计数范围可达899（0~899），通过key4按键计数，每按下一次，计数加一，百位数显示在led上，个位与十位显示在数码管上。为十进制计数，数码管1计数到九后置零。数码管2获得进位加一，数码管2到9后当再次获得个位进位时再次向百位进一，点亮led1，每百位点亮一个led。此外key4为清零键，可随时按键清零。

2、效果展示

计数99

3

清零

计数100

4

视频展示（双击观看）

5

3、代码实现与模块分析

1.顶层模块

6

modulejishuqi

(

inputwireclk,rst,eg_data_1(cnt[7:4]),eg_data_2

(cnt[3:0]),eg_led_1(segment_led_1),eg_led_2(segment_led_2)lk

(clk),

.rst(rst),

.key(key1),

.key_pulse(key_pulse)

);

endmodule

2.数码管显示模块

modulesegment(seg_data_1,seg_data_