雷达回波模拟器的设计与实现.docxVIP

雷达回波模拟器的设计与实现

杨帆;姒强;万永伦【摘要】雷达回波模拟器在雷达系统的性能测试中具有广泛的应用.介绍一种多功能小型化雷达回波信号模拟器的工作原理和实现结构.该设备可以模拟LFM信号、脉冲信号等多种信号波形具有较宽的多普勒调制和时间延迟调节功能，能有效验证脉冲压缩与信号处理单元的工作性能，准确评估雷达系统的分辨力、威力范围等技战术指标.同时该设备也可作为一种简易实验平台为其他雷达系统提供信号源输入.

【期刊名称】《现代电子技术》【年(卷)，期】2006(029)013【总页数】3页(P53-55)【关键词】多功能;雷达回波模拟器;多普勒调制;时间延迟【作者】杨帆;姒强;万永伦

【作者单位】电子科技大学，电子工程学院，四川，成都,610054;电子科技大学，电子工程学院，四川，成都,610054;电子科技大学，电子工程学院，四川，成都,610054

【正文语种】中文

【中图分类】TN957.3

在研制各种实用雷达的过程中，需要多次实验来检验雷达对目标回波信号的分析处理能力。由于开发环境和实验条件的限制，雷达系统中各部件及整个系统的测试非常困难，受天气状况等因素的影响，其性能及指标测试难以在完全真实的环境中进行。雷达回波模拟器是检测雷达对目标的定位、测速的专用工具，能够满足雷达系统设计、开发和测试的需要，不仅为设计者节省大量的研制费用，而且可以缩短研制周期，提高工作效率。

1工作原理

EMC设计中的滤波器通常指由L，C构成的低通滤波器。不同结构的滤波器的主要区别之一，是其中的电容与电感的连接方式不同。该雷达回波模拟器有两通道信号输出，一路为脉冲信号输出，一路为连续波正弦信号输出。两路输出信号中心频率均为30MHz，但多普勒频率(fd1,fd2)可分别调整，变化范围为±40kHz，调节精度1Hz。回波延迟时间(Td)调整范围为0~4ms，调节精度为0.13。其系统框图如图1所示。

PC机应用软件完成所需各种波形I,Q数据的计算，并将其下载存储到主板的波形存储器(ROM)中。系统工作参数(如fd1,fd2和Td等)的调整由显控面板中微控制器完成。FPGA根据当前参数选择的要求将对应波形幅度数据依次送入数字正交上变频器，采用正交调制工作模式实现脉冲通道波形输出功能，同时FPGA控制DDS输出所需频率的连续波正弦信号。

图1雷达回波模拟器方案框图

系统主要由3个部分组成：PC机应用软件、显控面板和主板。下面分别介绍各部分的主要功能及实现。

PC机应用软件完成所有与波形数据相关的运算以及与硬件的数据通信功能，即实现波形数据的计算、串行数据通信和用户软件界面操作。

显控面板主要通过微控制器等完成系统工作参数的显示和计算输入功能，如多普勒频偏、回波延迟、波形选择和触发模式等，以及进行系统复位和输出幅度调整操作。

⑶主板主要包括高速时序逻辑控制、微控制器、波形数据存储、数字正交上变频和DDS等几个功能模块，以完成系统时序控制、波形数据下载、存储和输出功能。高速时序逻辑控制部分采用Altera公司Cyclone系列FPGA芯片，实现系统所有时序控制，是本设计的核心。高速时序逻辑控制主要完成以下功能：工作模式控制、内触发频率定时和回波脉冲延迟定时：实现精确触发脉冲延时以激励波形产生器的延迟输出。微控制器部分采用TI公司的MSP430系列单片机。本设计中主板采用单片机实现数据传输和数据存储，即与计算机串口实现可靠的数据通信、错误检测以及完成接收数据的存储控制。波形存储部分采用FLASHROM存储器实现数据的存储，采用SRAM作为高速缓存。脉冲信号产生部分采用数字正交上变频器以及后续的放大和滤波器件实现功能，采用美国Analog公司AD9857正交上变频器设计。连续波产生信号部分采用DDS以及后续的放大和滤波器件实现功能，采用美国Analog公司AD9854频率合成芯片设计。

2控制程序

系统的控制程序主要由3部分组成：FPGA内部的逻辑设计、PC机应用程序和单片机的异步串行通信程序。

2.1FPGA内部逻辑设计

FPGA程序逻辑主要由系统复位、数据传输、参数配置和信号输出4个状态构成。各逻辑状态转换关系（状态机）如图2所示。

图2FPGA逻辑状态机图

系统复位状态系统复位时FPGA输出复位信号将单片机、数字上变频芯片AD9857和DDS芯片AD9854复位，并将FLASHROM中的波形数据缓存到SRAM中，以利于数据的高速输出。

数据传输状态表示主板单片机和PC机之间正在进行数据通信，FPGA将单片机接收的数据按照一定的时序写入FLASHROM中，同时产生标志位送给显控面板单片机以指示当前工作状态并屏蔽按键输入。

参数配置状态表示系统处