- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
EDA技术考试试题A及详细答案
卷号:A时间:120分钟2008年6月
专业:电子信息工程学号:姓名:一、填空题(20分,每题2分)
1、VHDL语言通常包含实体,构造体,(),()和库五部分
2、载入protel的Schematic中的()和()可满足一般用户需求,两
个零件库中含有二极管、三极管、电阻、电容、电感等常用元件。
3、零件封装是指()。
4、EDA技术也称(),是在()技术的基础上发展起来的计算机
软件系统。
5、MAX+PLUSII软件是一个功能强大,容易使用的软件包,它可以以图形方
式、()
和()输入设计文件,可以编译并形成各种能够下装到EPROM和各种ALTERA
器
件的文件,还可以进行仿真以检验设计的准确性。
6、顺序描述语句中,()在MAX-PLUS中不被支持。
7、VHDL语句中能被赋予一定值的对象称为客体,主要有常数,信号和变
量。其中常数
对应代表数字电路中的电源和接地等。信号对应物理设计中的()。
8、FPGA可分为两大类,分别是SRAM-BASE和Anti-Fuse设计时一般选用
()。
9、100mil=()mm,7.62mm=()mil。
10、PCB封装元件实际上就是()。
二、名词解释题(20分,每题4分)
1PLD/FPGA
2焊盘(Pad)
3覆铜
4SOC
5自顶向下的/自下而上的设计方法
三、选择题(15分,每题3分)
1.下列常用热键具有在元件浮动状态时,编辑元件属性功能的是()A.
PgUp
B.Tab
C.Spacebar
D.Esc
2.Design/Options菜单中下列选项不属于开关选项的是:()
A.SnapGrid
B.HiddenPins
C.ElectricalGrid
D.Titleblock
3.目前在我国常见的PLD生产厂家有XILINX、ALTERA、ACTEL、ATMEL、
LATTIC、AMD和MICROCHIP等等,其中XILINX和ALTERA为两个主要生产厂,
XILINX的产品为FPGA,ALTERA的产品称为CPLD,各有优缺点,但比较起来
ALTERA的产品略有长处,下列说法不正确的是()A.ALTERA公司的产品价格稍
微便宜
B.对于SRAM结构的产品,ALTERA公司PLD的输出电流可达25MA,而XILINX
的FPGA只有16MA
C.ALTERA公司的PLD延时时间可预测,弥补了FPGA的缺点
D.XILINX公司的FOUNDATION软件使用简单但是不如ALTERA公司的开发软件
MAX+PLUS功能全。
4.下列关于VHDL中信号说法不正确的是:()
A.信号赋值可以有延迟时间,
B.信号除当前值外还有许多相关值,如历史信息等,变量只有当前值C.信
号可以是多个进程的全局信号
D.号值输入信号时采用代入符“:=”,而不是赋值符”=”,同时信号可以
附加延时。5.下列各表达式不正确的是:()
A“1011”SLL=“0110”
BSingala:bit_vector(7downto0);a=;则a(0)=’0’C
(-5)rem2=(-1)
D5mod(-2)=(-1)
四、简答题(10分,每题5分)
1使用数据流描述方式应该注意的问题2PCB自动布线法的步骤
五论述题(15分)
试简述用protel99画出下图所示电路并进行ERC检查、生成元件表和网络表
的基本步骤以及要点。
六.VHDL语言编程题(20分)1VHDL语言设计2输入与非门电路(5分)2
VHDL语言设计3-8译码器(6分)3VHDL语言设计十二进制同步计数器(9分)
引脚定义:
reset复位
en计数控制
clk时钟
qa,qb,qc,qd计数器输出
一、填空题(10
文档评论(0)