- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
一.设计要求
1.主干道和支干道自动循环。主干道和支道每次通行的时间为30s,而在两个状态交换过程出现的主黄,支红和主红,支黄状态,持续时间都为4s。
2.手动设置主干道和支道每次通行的时间分别为为30s、40s、50s;
二.实验目的
1、熟悉VHDL语言
2、学习十字路口交通灯的设计,调试,仿真以及对仿真波形的调试
三.实验原理
本课设通过设置计数初值使交通信号灯跟随时间的变化而变化。主干道绿灯支干道红灯亮,30秒后,主干道黄灯支干道红灯亮,4秒钟之后,主干道红灯支干道绿灯亮,30秒之后主干道红灯支干道黄灯,亮4秒,回到初始状态,按照此规律,实现交通灯的亮灭。
四.实验方案
定时器控制器译码器时钟源CLKRmYmGm主红黄绿灯RfYfGf支红黄绿灯处理器
定时器
控制器
译码器
时钟源
CLK
RmYmGm
主红黄绿灯
RfYfGf
支红黄绿灯
处理器
nclrEn
nclr
En
S19S3
S19
S3
交通灯信号控制器的原理图
五.源程序(*.vhd)和原理图(*.gdf)
libraryieee;
useieee.std_logic_1164.all;
useieee.std_logic_arith.all;
useieee.std_logic_unsigned.all;
entityjtdkzis
port(clk,j,k,l:instd_logic;
rm,ym,gm,rf,yf,gf:outstd_logic);
endjtdkz;
architecturearcofjtdkzis
typestate_typeis(a,b,c,d);
signalstate:state_type;
signalsm:integer;
begin
cnt:process(clk)
variables:integerrange0tosm;
variablenclr,en:bit;
begin
if((notj)andk)=1thensm=29;
elsif((notj)and(notk)andl)=1thensm=39;
elsesm=49
endif;
if(clkeventandclk=1)then
ifnclr=0thens:=0;
elsifen=0thens:=s;
elses:=s+1;
endif;
casestateis
whena=rm=0;ym=0;gm=1;
rf=1;yf=0;gf=0;
ifs=smthen
state=b;nclr:=0;en:=0;
else
state=a;nclr:=1;en:=
endif;
whenb=rm=0;ym=1;gm=0;
rf=1;yf=0;gf=0;
ifs=3then
state=c;nclr:=0;en:=0;
else
state=b;nclr:=1;en:=1;
endif;
whenc=rm=1;ym=0;gm=0;
rf=0;yf=0;gf=1;
ifs=smthen
state=d;nclr:=0;en:=0;
else
state=c;nclr:=1;en:=1;
endif;
whend=rm=1;ym=0;gm=0;
rf=0;yf=1;gf=0
ifs=3then
state=a;nclr:=0;en:=0;
else
state=d;nclr:=1;en:=1;
endif;
endcase;
endif;
endprocesscnt;
endarc;
分频器:
libraryieee;
useieee.std_logic_1164.all;
useieee.std_logic_arith.all;
useieee.std_logic_unsigned.all;
entityfenpinis
port(CLR,CLK:instd_logic;
q:bufferstd_logic);
endfenpin;
architectureoneoffenpinis
signalcounter:integerrange0to624999;
begin
process(CLR,CLK)
begin
if(CLK=1andCLKevent)then
ifCLR=1then
counter=0;
elsifco
您可能关注的文档
最近下载
- 财务管理第6章自测练习.docx VIP
- YY_T0521-2018牙科学 种植体 骨内牙种植体 动态疲劳试验.docx VIP
- DB21T 3419-2021 农业废弃物堆沤肥料生产技术规程.docx VIP
- 鼻饲法教学课件.ppt VIP
- 保洁项目内部考核管理制度.docx VIP
- 2023年湖南师范大学公共课《马克思主义基本原理概论》期末试卷B(有答案).docx VIP
- SANGFOR_GAP_V3.0安全隔离与信息交换系统_用户手册.pdf VIP
- 马克思主义基本原理(湖南师范大学)知到智慧树期末考试答案题库2024年秋湖南师范大学.docx VIP
- 2025年健康企业管理题库及答案.doc VIP
- 食品安全英文PPT.ppt VIP
原创力文档


文档评论(0)