时序逻辑电路分析课件.pptVIP

第7章时序逻辑电路;第7章时序逻辑电路;7.1概述;2、时序电路逻辑功能的表示方法;3、时序电路的分类;7.2时序逻辑电路的分析方法;电路图;例;2;3;4;5;例;2;3;4;例;2;3;4;本节小结：;7.3计数器;在数字电路中，能够记忆输入脉冲个数的电路称为计数器。;74LS290为异步二－五－十进制加法计数器。其新、老标准逻辑符号及内部逻辑图分别如图12.5(a)、(b)、(c)所示。它由四个下降沿触发的JK触发器和两个与非门组成。由图可见，它是两个独立的计数器。;图12.574LS290的新标准和老标准逻辑符号及内部逻辑图

(a)新标准逻辑符号；(b)老标准逻辑符号；(c)内部逻辑图;图12.574LS290的新标准和老标准逻辑符号及内部逻辑图

(a)新标准逻辑符号；(b)老标准逻辑符号；(c)内部逻辑图;图12.574LS290的新标准和老标准逻

辑符号及内部逻辑图

(a)新标准逻辑符号；

(b)老标准逻辑符号；

(c)内部逻辑图;触发器F0构成一位二进制计数器，对CP0计数；触发器F1、F2和F3组成异步五进制计数器，对CP1计数。假设将Q0输出端接至CP1端，计数脉冲由CP0输入，那么构成8421BCD码十进制计数器，连接电路如图12.6(a)所示；假设将Q3输出端接至CP0端，计数脉冲由CP1输入，那么构成5421BCD码十进制计数器，连接电路如图12.6(b)所示。状态转移表见表12.5。;图12.674LS290组成的十进制计数器

(a)8421BCD码十进制计数；(b)5421BCD码十进制计数;表12.5状态转移表;74LS290的功能表见表12.6，它具有如下功能：

〔1〕直接清零。当R0A和R0B为高电平、S9A和S9B至少有一个为低电平时，各触发器Rd端均为低电平，触发器输出均为零，实现清零功能。由于清零功能与时钟无关，故这种清零称为异步清零。

〔2〕直接置9〔输出为1001〕。当S9A和S9B为高电平，R0A和R0B至少有一个为低电平时，触发器F0和F3的Sd端及触发器F1和F2的Rd端为低电平，触发器输出为1001，实现直接置9功能。;表12.6功能表;〔3〕计数。当R0A、R0B及S9A、S9B输入均为低电平时，门R和门S输出均为高电平，各JK触发器恢复正常功能〔实现计数功能〕。使用??，务必按功能表的要求，使R0和S9各输入端满足给定的条件，在输入时钟脉冲的下降沿计数。

〔4〕功能扩展。用少量逻辑门，通过对74LS290外部不同方式的连接，可以组成任意进制计数器。;例12.5用74LS290组成七进制计数器。

解首先，将74LS290的CP1端与Q0端相接，使它组成8421BCD码十进制计数器。其次，七进制计数器有7个有效状态0000~0110，可由十进制计数器采用一定的方法使它跳越3个无效状态0111~1001而实现七进制计数。;当计数器从0000开始计数到0110，第7个脉冲的下降沿到来时，强迫计数器返回到0000状态，向高位产生进位。但按74LS290的计数规律，当计数到0110时，下一个计数状态为0111，不可能返回至零。因此在电路上采用反响归零法，将反响归零信号由0111引回〔即R0＝Q2Q1Q0〕。当第7个脉冲下降沿到来时，状态由0110→〔0111〕→0000，显然0111仅是由0110→0000的过渡状态。其连接图和波形图如图12.7所示。;图12.7七进制计数器电路图及波形图;图12.7七进制计数器电路图及波形图;例12.6用两块74LS290分别组成百进制和二十四进制计数器。

解将两块74LS290进行级联，组成的百进制计数器如图12.8所示。其中，Q30Q20Q10Q00为个位输出，Q31Q21Q11Q01为十位输出。

;图12.874LS290扩展为百进制计数器;在百进制根底上，采用反响归零法即可组成二十四进制计数器。计数范围为0~23，24为过渡状态，当高位计数至2、低位计数至4时，计数器归零。将Q20和Q11直接与R0A和R0B连接