中规模时序逻辑电路及其应用.ppt

第5章中规模时序逻辑电路及其应用;在数字电路中，用来存放二进制数据或代码的电路称为寄存器。;一、单拍工作方式基本寄存器;二、双拍工作方式基本寄存器;三、集成寄存器举例：74LS175;Q0Q1Q2Q3

CP74LS175

RdD0D1D2D3;;1.移位寄存器的逻辑功能：

既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动.;、单向移位寄存器;;;;单向移位寄存器具有以下主要特点：

（1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。

（2）可实现串并行转换。

;、双向移位寄存器;集成双向移位寄存器74LS194;5.2.3移位寄存器的应用;5.2.3移位寄存器的应用(续）;环型计数器。;三、扭环形计数器;寄存器小结：;定义：能够记忆输入脉冲个数的电路称为计数器。;同步十进制加法计数器电路图;一、同步计数器;①CR=0时异步清零。;4位二进制加计数器;（二）同步十进制集成计数器74160;（三）十进制可逆集成计数器74LS192;3位二进制同步可逆计数器电路图;二-五-十进制计数器74LS90;QC;CPA;CPA;背景：常见的集成计数器芯片主要有十进制、二进制等。任意进制计数器只能用已有的计数器芯片通过外电路的不同连接方式实现，即用组合电路产生复位、置位信号得到任意进制计数器。

基本思想：N进制M进制;1、计数容量小于集成芯片容量时，采用复位法和置位法。;解：①N=（0110）2

②RO1RO2=Q2Q1，即Q2=RO2，Q1=RO1

③计数状态表;Cr;用74LS161来构成一个十二进制计数器。;原理：利用LD端重复置入某个数值，跳过多余状态，实现任意进制计数。;用74LS161来构成一个十二进制计数器。;最大数即十进制的1001，十六进制的1111，下一个状态自然归0，显然，比置0时多一个稳定状态（最大数状态），故异步置数:计到(N-1)时置最大数;

同步置数:计到(N-2)时置最大数。;例:同步置数—160/161，162/163实现N=6;（1）N=N1?N2，即N分解为N1×N2，可采用串行进位方式/并行进位方式。

串行CP方式:以低位片的进位输出信号作为

高位片的时钟输入信号。

并行CP方式:以低位片的进位输出信号作为

高位片的控制信号（使能），

两片的CP同时接计数输入。;计数器容量的扩展——串行进位方式;12位二进制计数器;整体清0方式:将2片计数器连接成大于N的计数器，

然后在计到N时译出清0信号Cr=0，

将两个计数器同时清0。

整体置数方式:将2片计数器接成大于N的计数器，

然后选定某一状态译出置数信号

LD=0，将两个计数器同时置入适当

的状态，跳过多余状态。;注：①异步清0法，可靠性差;

②进位输出需另加译码电路。;同步置数：(N－1)2＝00101000;本节小结：;5.4MSI组件综合设计实例;一、计数器型顺序脉冲发生器;五、集成计数器的应用举例;例2：试用计数器74LS161和数据选择器设计一个

列信号发生器。;时序图