基于DSP的数字钟设计1 - 毕业文章.docxVIP

脚，此时，XTAL2脚悬空。这种方法称为晶振方式。但着一方式仍是用片内的PLL倍频电路来对这一来自片部振荡电路，在DSP

脚，此时，XTAL2脚悬空。这种方法称为晶振方式。但着一方式仍是用片内的PLL倍频电路来对这一来自片

部振荡电路，在DSP芯片的引脚XTAL1/CLKIN与XTAL2之间连接一晶振，启动内部振荡器。另一

来说都是相同的，如下图2.4所示：LED数码管控制部分TMS320LF2407A是TI公司推出的一款

位//选通74HC273//秒个位显示//关断74HC273//选通秒的十位//选通74HC273/

编号（学号）：

基于DSP的数字钟设计

题目：基于DSP的数字钟设计

学院：信息与电气工程学院

专业：电子信息工程

姓名：

指导教师：

成绩：

完成日期：年月日

I

(Phase-Lockloops)，它是被作为一个片内未设看待的，接在片内外设总线上，为DSP提供所

(Phase-Lockloops)，它是被作为一个片内未设看待的，接在片内外设总线上，为DSP提供所

外的时钟进行倍频，以产生所需的时钟。锁相环电路PLL片外滤波电路JTAG标准接口。JTAG(Join

7所示。DSP2407A最小系统时钟硬件设计有两种工作方法。一种是利用锁相