微型计算机系统与接口CH2-3.pptVIP

  1. 1、本文档共52页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

1、分支目标缓冲器和分支预测逻辑2〕分支目标缓冲器BTB(BranchTargetBuffer)256个目录行,每行包括:1bit指示该项是否正在使用2bits历史记录位表示该分支指令发生转移的频度这条转移指令源存储器的地址;该转移指令最后一次执行时的目标地址;分支预测逻辑根据BTB中的记录,按照一定转移预测策略对当前的分支指令进行转移预测。1、分支目标缓冲器和分支预测逻辑2〕分支目标缓冲器BTB(BranchTargetBuffer)历史记录表示转移发生频度00Stronglynottaken01Weaklynottaken10Weaklytaken11Stronglytaken表2-转移频度表2、动态转移预测策略1〕转移预测策略一条分支指令进入任意一条流水线后,BTB就根据它的源存储器地址在Cache中查找;如果这条指令在BTB中有记录项,分支预测逻辑便以记录项的历史信息为依据,预测转移发生的情况历史记录为11表示转移强烈发生、10表示转移较弱发生,历史记录为01表示转移根本不发生、00表示转移强烈不发生。假设历史记录项为10或11那么指示正向预测,预测该指令将发生转移,并指示预取器从在BTB中记录的指令转移目标地址开始取指令,切换到另一条指令队列顺序存放指令。假设历史记录项为01或00那么指示负向预测,分支预测逻辑预测该分支指令不发生转移。2、动态转移预测策略1〕转移预测策略当分支指令第一次进入流水线时,它在Cache中没有记录项,便产生一次查找BTB不命中。对这条分支指令的预测为不发生转移,即使这条指令是无条件转移指令。预取器也不做指令队列的切换。2、动态转移预测策略2〕分支指令执行后BTB对记录的操作?根据转移发生情况对历史位的修改2、动态转移预测策略2〕分支指令执行后BTB对记录的操作如果正确地预测了转移发生。BTB记录的历史位上升。分支指令之后的正确目标地址指令已经存在于流水线。如果错误地预测转移发生。BTB记录的历史位下降。在流水线中分支指令以后的指令是不正确的,必须刷新。分支预测逻辑指示预取器切换到另一条指令队列顺序取指。?2、动态转移预测策略2〕分支指令执行后BTB对记录的操作如果正确地预测了转移不发生,并且BTB中存在该分支指令相应的目录,那么目录的历史位降级。在第一译码级发生了一次BTB不命中,说明BTB中不存在相应的目录项,也不必在BTB中建立目录。如果错误地预测转移不发生,并且BTB中存在该指令相应的目录,那么将目录的历史位升级。BTB中不存在该指令相应的目录,那么建立一个目录并将它的历史位置为强烈发生〔11〕。第二章微处理器8086微处理器IA微处理器的进化Pentium微处理器2.3Pentium微处理器Pentium的结构特点超标量流水线指令的分支与预测Pentium的工作模式 1〕总线单元 2〕数据Cache 3〕代码Cache 4〕指令预取器 5〕预取缓冲器 6〕指令译码单元 7〕控制单元 8〕整数执行单元 9〕存放器组 10〕地址产生器 11〕分页单元 12〕浮点单元1、Pentium的 功能单元2.3.1Pentium的结构特点1、Pentium的功能单元1〕总线单元 l???地址发送接收器l写缓冲器l??数据总线收发器l总线控制逻辑l?总线主控制l第二级Cache控制l内部Cache控制l奇偶校验码生成和控制1、Pentium的功能单元2〕数据Cache8K字节每行32字节两路组相联结构组织的高速缓存Cache目录为三端口结构允许两条流水线同时访问并支持监听功能。1、Pentium的功能单元3〕代码Cache8K字节每行32字节两路组相联结构组织的高速缓存Cache目录为三端口结构允许两条流水线同时访问并支持监听功能。1、Pentium的功能单元4〕指令预取器 将所需要的指令从代码Cache读到指令预取器,如果所需要的指令行不在代码Cache中,它启动一个总线的猝发周期,CPU从外部存储器取指进行Cache行填充操作.1、Pentium的功能单元5〕预取缓冲器包含两组指令预取缓冲器,两组之间相互独立。指令预取器从指令Cache中取出指令,将它们顺序存放在一组预取缓冲器中,

文档评论(0)

ranfand + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档