微处理器及其系统.ppt

（8086/8088）A15-A0：单向输出，三态。（8086）D15-D0：双向，三态。（8088）D7-D0：双向，三态。复用总线、分时工作，T1状态：输出地址信息；T2状态：高阻；T3状态：传输数据；T4状态：结束总线周期1、地址/数据总线AD15-AD0第28页，课件共47页，创作于2023年2月分时工作，T1状态：输出地址的高4位信息；T2、T3、T4状态：输出CPU的工作状态信息。当访问存储器时，T1状态时输出的A19-A16送到锁存器8282锁存，与AD15-AD0组成20位的地址；而访问I/O端口时候，A19-A16＝0S6：指示8086/8088当前是否与总线相连，S6=0表示相连。S5：表明中断允许标志IF当前的设置。S5=0，表示CPU中断是关闭的，禁止一切可屏蔽中断源的中断请求；S4、S3：指示当前使用哪个段寄存器。（见P49，表3.2）2、地址/状态总线A19/S6-A16/S3复用引脚，输出，三态。第29页，课件共47页，创作于2023年2月(1)、/S7(Bushighenable/Status)：高8位数据总线允许/状态复用引脚。T1状态：输出信号，表示高8位数据线D15-D8上的数据有效。T2－T4状态时：输出S7状态信号。3、控制总线A0总线使用情况00从偶地址单元开始，在16位数据总线上进行字传送01从奇地址单元开始，在高8位数据总线上进行字节传送10从偶地址单元开始，在低8位数据总线上进行字节传送11无效S7：8086中无定义，备用状态线。P56页图3.11第30页，课件共47页，创作于2023年2月（2）、:(Read)读信号，三态输出，低电平有效。/RD=0，表示当前CPU正在对存储器或I/O端口进行读操作。（3）、：(Write)写信号，三态输出，低电平有效。（4）、：(Memory/IO)存储器或IO端口访问信号，三态输出。=1，表示CPU正在访问存储器；（5）、READY：准备就绪信号，输入，高电平有效。READY=1，表示CPU访问的存储器或I/O端口已准备好传送数据。若CPU在总线周期T3状态检测到READY=0，表示未准备好，CPU自动插入一个或多个等待状态TW，直到READY=1为止。第31页，课件共47页，创作于2023年2月和中断有关的引脚

INTR可屏蔽中断请求信号输入，高电平有效。当INTR=1，表示外设向CPU发出中断请求若此时，IF=1，CPU响应中断中断响应信号输出。表示CPU响应了外设发来的中断请求信号INTR。NMI不可屏蔽中断请求信号输入，上升沿触发。一旦该信号有效，则执行完当前指令后立即响应中断。该请求信号不受IF状态的影响，也不能用软件屏蔽，InterruptRequestInterruptAcknowledgeNon-MaskableInterruptRequest第32页，课件共47页，创作于2023年2月（9）、：等待测试信号，输入，低电平有效。用于多处理器系统且在执行WAIT指令时才使用。当CPU执行WAIT指令时，每隔5个时钟周期对进行一次测试，若=1，继续等待，直到=0。（10）、RESET：复位信号，输入，高电平有效。RESET信号至少要保持4个时钟周期。复位时：标志寄存器、IP、DS、SS、ES为0，CS=FFFFH，复位后CPU从FFFF0H处开始执行。（11）、ALE：(AddressLatchEnable)地址锁存允许信号，输出，高电平有效。用来锁存地址信号A15-A0，分时使用AD15-AD0地址/数据总线。第33页，课件共47页，创作于2023年2月第1页，课件共47页，创作于2023年2月 30多年来,在微处理器领域，Intel系列CPU一直占着主导地位。尽管8086/8088后续的80286、80386、80486以及Pentium系列CPU结构与功能已经发生很大变化，但从基本概念与结构以及指令格式上来讲,它们仍然是经典的8086/8088CPU的延续与提升。第2页，课件共47页，创作于2023年2月3.18086／8088微处理器