EDA实验中问题及注意事项.pdfVIP

EDA实验中问题及注意事项

一、实验四总结

．做得比较好的同学（个）

17

32060501沙安澜：报告很详细，严格按照要求写的。给出了所有源程序和仿真波形。王冠：在文档中画出的原理框图很清晰。报告很详细，严格按照要求写的。给出

了所有仿真波形，有详细的设计思路和工作过程分析。任铁男：完全用VerilogHDL语言在一个程序中实现。并利用Modelsim仿真。楼奕华：在文档中画出的原理框图很清晰。报告很详细，给出了主要程序的源代

码，程序中有详细的注释。回答问题正确。王克：报告很规范、很用心。给出了所有源程序和仿真波形，并利用Modelsim仿

真。马啸宇肖晖：预习充分，实验完成得很好。

．要求重写的同学（）

213

实验报告严格按照要求重写（注意给出每个子模块的源代码）。并按学号（不要姓名）

建一个文件夹，将所有设计文件（包括源文件和仿真波形、顶层文件等）拷入其中，压缩后

一起发给我。

实验报告要求：

1．实验目的

2．实验要求

3．实验内容

4．设计思路

给出原理框图及每部分的说明，说明完成了哪些功能，对于本实验中的关键设计进行详

细的说明。并给出每个子模块的源代码。

5．仿真波形及分析

给出主要模块和顶层文件的仿真波形的截图（注意仿真各种情况）。然后对照波形，详

细分析其工作过程。

6．对遇到的问题及解决方法进行详细的说明

7．回答“五、实验报告”中提出的问题

（1）袁丁、孙晓良与吕元报告相同！（时钟分频波形是否正确？）

（2史磊：只写了遇到问题和实验五思考题，按要求重写！

（3陈辉：

“此部分由e_clock模块实现。此模块中还集成了复位信号（CLK）和启动/暂停信号

（STARTSTOP）的功能。复位信号的高电平有效，可对整个系统异步清零。启动/暂停信号为

低电平时秒表开始计时，为高电平时暂停，变低后在原来的数值基础上再计数。”

同郑清吉、袁丁、孙晓良、吕元

（4钱恒恒：有些地方与袁丁同？

（5杨颖报告完全同陈辉！

（6周彬，几乎没有实质内容，无任何波形，按要求重写！

（7吴拯宇：几乎完全同袁丁的。

（8周亮：与32060919_林煜晨完全相同！

（9柴永锋：与32060919_林煜晨几乎完全相同！

1

（10李杨：报告太简单，按要求重写！

（11周可：报告太简单，按要求重写！

．设计中有问题的同学（个），报告重写

35

（1陈鹏：“还包括停止计数控制START_STOP、清零控制CLR，均为高有效。”？

仿真波形只有一个，而且仿真功能不完整。

（2郑清吉：顶层仿真波形是否正确？

（3卢根：自己做的？

（4王叶：4个实验的报告都写了，但原理框图、设计思路和问题说明都没有。

（5陶李天：子模块没有仿真波形，工作过程分析没有。

．未交报告的同学（）

415

文成建蔡恒翟金标崔宏达胡海燕周玲玲徐安徐瑞

孟杰芦巍吕军晖侯尧李晴李鑫刘利峰

二、设计中出现的问题

1．一个变量不能在多个always块中被赋值！这个问题一定要注意！否则编译不能通过。

有的同学说：“在设计中在两个always块中的clr置0模块中都将enable变量置0了，

导致编译始终不通过，后来查了课件，发现“一个变量不能