原创力文档- 1、本文档共5页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
..
实验课4组合逻辑的设计
1、使用互补CMOS，实现逻辑表达式：
并要求每条上拉及下拉通路单一串联通路(不包含任何形式的器件并联)的等效电阻与
具有下述尺寸的单位反相器一样〔所有管子的沟道长度取0.5um〕：
NMOS：W/L=1um/0.5um；
PMOS：W/L=3um/0.5um；
①什么样的输入组合可以使所设计的逻辑电路具有最好及最差的上拉特性.什么样的
输入组合可以使其具有最好及最差的下拉特性.
到达最好的上拉特性：
ABCDEFG
翻转前1111101
翻转后0000000
此时上拉网络电阻为(A//B+C//D//E)//F+G，需要对A、B并联网络节点电容与C、
D、E并联网络节点以及输出节点充电
下拉网络电阻为无穷大，无需对下拉网络节点充电
到达最差的上拉特性：
ABCDEFG
翻转前1111101
翻转后0001110
此时上拉网络电阻为〔A//B+C+G〕，需要对A、B并联网络节点电容与C、D、E
并联网络节点以及输出节点充电
下拉网络电阻为无穷大，且需要对(A+B)//(C+D+E)网络节点充电
到达最好的下拉特性：
ABCDEFG
翻转前0000000
翻转后1111111
此时上拉网络电阻为无穷大，无需对上拉网络放电
下拉网络电阻为〔〔A+B〕//〔C+D+E〕+F〕//G，需要对输出节点电容放电到达
最差的下拉特性
ABCDEFG
翻转前0000000
翻转后0011110
此时上拉网络电阻为无穷大，需要对C、D、E并联网络节点与
(A//B+C//D//E)//F+G放电
下拉网络电阻为C+D+E+F，需要对输出节点电容放电
②在输出端接一个10pF的电容，通过仿真确定最好及最差情况下T及T，(仿真
PHLPLH
时可采用10ns的上升/下降时间)
〔1〕当A=B=C=D=E=F=G=1时，有最好的下拉特性；电容放电时间为0.013us；
〔2〕当A=B=C=D=E=F=G=0时，有最好的上拉特性；电容充电时间为0.025us；
〔3〕当
文档评论（0）