门电路及第组合逻辑电路的分析和设计.pptVIP

MOS管的四种基本类型GSDN沟道耗尽型GSDN沟道增强型第32页,共59页，2024年2月25日，星期天GSDP沟道增强型GSDP沟道耗尽型在数字电路中，多采用增强型。第33页,共59页，2024年2月25日，星期天第34页,共59页，2024年2月25日，星期天第35页,共59页，2024年2月25日，星期天2、CMOS反相器工作原理PMOS管NMOS管CMOS电路VDDT1T2vIvO（1）电路结构当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管。第36页,共59页，2024年2月25日，星期天

（a）结构示意图（b）电路图CMOS反相器电路结构SpGPDpDNGNSN第37页,共59页，2024年2月25日，星期天AuIYuOVDDSGDDGSBVPVNBAuIYuOVDDSGDDGSBVPVNB构成互补对称结构要求VDDUGS(th)N+｜UGS(th)P｜且UGS(th)N=｜UGS(th)P｜增强型NMOS管开启电压AuIYuOVDDBVPVNBPMOS管衬底接最高电位.增强型PMOS管开启电压（2）CMOS非门的工作原理增强型NMOS管(驱动管)增强型PMOS管(负载管)NMOS管衬底接最低电位。SpGPDpDNGNSN第38页,共59页，2024年2月25日，星期天VDDTPTNvIvOvI=0（低电平）截止vo=“１”导通SpGPDpDNGNSN第39页,共59页，2024年2月25日，星期天vI=1(高电平VDD)VDDT1T2vIvO导通vo=“０”截止静态下，无论vI是高电平还是低电平，T1、T2总有一个截止，因此CMOS反相器的静态功耗极小。SpGPDpDNGNSN第40页,共59页，2024年2月25日，星期天①C＝0、C’＝1，即C端为低电平（0V）、C’端为高电平（＋VDD）时，T1和T2都不具备开启条件而截止。输入和输出之间相当于开关断开一样，呈高阻态。3、CMOS传输门增强型PMOS管，开启电压为低电平增强型NMOS管，开启电压为高电平GGDDSS第41页,共59页，2024年2月25日，星期天②C＝1、C’＝0，即C端为高电平（＋VDD）、C’端为低电平（0V）时，T1和T2至少有一个导通，输入和输出之间相当于开关接通一样，呈低阻态，vo＝vi。GGDDSS第42页,共59页，2024年2月25日，星期天双向模拟开关思考：P1588-9第43页,共59页，2024年2月25日，星期天4、集成门电路的封装：双列直插式如：TTL门电路芯片（四2输入与非门，型号74LS00)14脚双列直插外形管脚第44页,共59页，2024年2月25日，星期天多余输入端的处理接VCC通过1~10k?电阻接VCC与有用输入端并接TTL电路输入端悬空时相当于输入高电平，与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。第45页,共59页，2024年2月25日，星期天或门和或非门的多余输入端接逻辑0,或者与有用输入端并接思考：P1588-10第46页,共59页，2024年2月25日，星期天1、概述2、组合逻辑电路的分析方法3、组合逻辑电路的设计方法第8章第3节第3、4点组合逻辑电路的分析和设计方法第47页,共59页，2024年2月25日，星期天1、组合逻辑电路的特点与描述方法组合逻辑电路的逻辑功能特点：没有存储和记忆作用。组合电路的组成特点：由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。组合电路的描述方法主要有逻辑表达式、真值表和逻辑图等。第48页,共59页，2024年2月25日，星期天组合逻辑电路的框图组合逻辑电路在电路结构上不包含存储单元，仅仅是由各种门电路组成，第49页,共59页，2024年2月25日，星期天2、组合逻辑电路的分析方法组合逻辑电路图写出逻辑表达式分析方法步骤：化简说明功能列真值表已知逻辑电路说明逻辑功能分析目标：第50页,共59页，2024年2月25日，星期天逻辑图逻辑表达式