存储器系统概述和主存储器.ppt

*7-3提高存储器系统性能的途径动态存储器系统的快速读写技术快速页式工作技术：连续读写属于同一行的多个列中的数据，其行地址只需在第一次读写时送入（锁存），之后保持不变，则每次读写属于该行的多个列中的数据时，仅锁存列地址即可，从而省掉了锁存行地址时间，也就加快了主存储器的读写速度。第41页,共49页，2024年2月25日，星期天*7-3提高存储器系统性能的途径主存储器的并行读写技术并行读写能够使主存储器在一个工作周期或略多一点的时间内读出多个主存字。在静态和动态的存储器都可使用并行读写技术。主要有两种方案：一体多字：加宽每个主存单元的宽度优点：降低平均读出时间，为原来的几分之一缺点：需要位数足够多的寄存器缓存数据，多次送数据总线主存储器WWWWARDB第42页,共49页，2024年2月25日，星期天*7-3提高存储器系统性能的途径多体交叉编址：利用程序运行的局部性原理，把主存储器分为几个独立读写、字长为为一个主存字的存储体，通过合理的组织，使几个存储体协同工作。结构特点：多体交叉存储器由M个的存储体（或称存储模块）组成，每个存储体有相同的容量和存取速度，又有各自独立的地址寄存器、地址译码器、读写电路和驱动电路。第43页,共49页，2024年2月25日，星期天*7-3提高存储器系统性能的途径两种读写方式：同时启动读写方式、顺序轮流启动读写方式第44页,共49页，2024年2月25日，星期天*7-3提高存储器系统性能的途径访问：CPU同时送出的M个地址，只要他们分属于M个存储体，访问就不会冲突；由存储器控制部件控制它们分时使用数据总线进行信息传递。适合采用流水线方式并行存取，虽然每个存储体的存储周期没变，但是当CPU连续访问一个字块时，可以大大提高存储器的带宽。第45页,共49页，2024年2月25日，星期天*7-3提高存储器系统性能的途径成组数据传送（Burstmode）目的：提高数据总线的输入输出能力传送一次地址，连续在总线上传送多个数据需要CPU支持（PC机486以上）、主存储器支持（多体结构、EDO技术等）第46页,共49页，2024年2月25日，星期天*7-3提高存储器系统性能的途径双端口存储器特点：同一个存储器具有左右两个端口，具有两组相互独立的读写控制线路，允许两个独立的CPU或控制器同时异步地访问存储单元，是一种高速工作的存储器。其最大的特点是存储数据共享。第47页,共49页，2024年2月25日，星期天*7-3提高存储器系统性能的途径访问冲突：当左端口和右端口的地址不相同时，在两个端口上同时进行读写操作，不会发生冲突。若左、右端口同时访问相同的存储单元，则会发生读写冲突。解决方法：判断逻辑决定对哪个端口优先进行读写操作，而暂时关闭另一个被延迟的端口，即置其忙信号BUSY#=0。第48页,共49页，2024年2月25日，星期天感谢大家观看第49页,共49页，2024年2月25日，星期天**ECL电路是射极耦合逻辑（EmitterCoupleLogic）集成电路的简称与TTL电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以说，ECL电路的最大优点是具有相当高的速度。**合理地把程序和数据分配在不同存储介质中，可以提高性能。**要点：（1）芯片的地址线A、读写控制信号WE#、片选信号CS#分别连在一起；（2）芯片的数据线D分别对应于所搭建的存储器的高若干位和低若干位。**要点：（1）芯片的数据线D、读写控制信号WE#分别连在一起;（2）存储器地址线A的低若干位连接各芯片的地址线;（3）存储器地址线A的高若干位作用于各芯片的片选信号CS#。举例验证:读地址为0的存储单元的内容读地址为10…0的存储单元的内容**1、根据CPU芯片提供的地址线数目，确定CPU访存的地址范围，并写出相应的二进制地址码；2、根据地址范围的容量，确定各种类型存储器芯片的数目和扩展方法；3、分配CPU地址线。CPU地址线的低位（数量＝存储芯片的地址线数量）直接连接存储芯片的地址线；CPU高位地址线皆参与形成存储芯片的片选信号；4、连接数据线、R/W#等其他信号线，MREQ#信号一般可用作地址译码器的使能信号。需要说明的是，主存的扩展及与CPU连接在做法上并不唯一，应该具体问题具体分析**在一个存储体的读写周期内，能启动每个每个存储体的读写操作，即启动每个存储体的最小时间间隔要小于或等于一个读写周期除以存储体的个数。**在一个存储体的读写周期内，能启动每个每个存储