三态电路实现学科试验.pdfVIP

  1. 1、本文档共2页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

三态电路实现

该电路使用了发光二极管、按钮,还使用了拨位开关,相关电路原理

参见“3.1.5发光二极管(LED)电路”、“3.1.9按钮(S)电路”和

“3.1.10拨位开关”

功能描述:通过CPLD中的三态驱动器来实现一个三态门电路具体描

述如下:

SW1为使能信号,的时候,三态门电路输出等于输入,SW1低

电平的时候,输出三态;我们S1来输入信号,用L1来显示输出结果,

L2为L1的反相,主要是来观察三态的,因为他们反相,如果他们两

个都不亮,那么可以说明三态门输出为三态(高阻态)

源程序:(GUIDE光盘/samples/qt42/TRISTDRIVE/TRISTDRIVE.v)

//三态门控制电路,TRISTDRIVE.v

//DOWNLOADFROMWWW.HUSOON.COM

moduleTRISTDRIVE(L1,L2,S1,SW1);

outputL1,L2;

inputS1,SW1;//S1ISINPUT,SW1ISENABLE.

bufif1mybuf(L1,S1,SW1);

assignL2=~L1;

endmodule

1

操作:在QUARTUS中建立工程,并用上面的语句建立verilog-HDL

文件,保存、编译,连后选定EPM7128SLC84-15,并按下表指定

管脚:

再编译、仿真、,并把排针JP4、JP2上和表对应脚用跳冒插上,

J2上的跳冒选择GND,你将看到实验结果。

注意:

1.这里如果使能指定到37脚,再使把对应的管脚连接到拨位开发SW1

上,但CPLD的功能也不对。我们查过手册,没有找到。

2

您可能关注的文档

文档评论(0)

guchengyong + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档