原创力文档- 1、本文档共9页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
大规模在线开放课程
MOOC
数字电子技术基础
主讲人：侯建军教授
北京交通大学电子信息工程学院
第二节可编程逻辑器件PLD的基本单元
一、熔丝型开关
二、反熔丝型开关
三、浮栅编程技术
四、六管静态存储器
三、浮栅编程技术
（二）隧道型（FLOTOX）储存单元
可擦写存储单元SIMOS的缺点是擦除已存入的信息必须用紫外光照射一定
的时间，因此不能用于快速改变储存信息的场合。
隧道型储存单元制成的存储单元克服了这一缺点，它称为电可改写只读存
2
储器（EPROM），即电擦除、电编程的只读存储器。
（二）隧道型（FLOTOX）储存单元
与叠栅型管的不同在于浮栅延长区与漏区N之间的交叠处有一个厚度约为8
擦除浮栅电荷时，向浮栅写入电荷时，
цm的薄绝缘层。
G加25V，D接GND。
G加5V，D接25V。
隧道面积大
8цm
三、浮栅编程技术
（三）闪速型（Flash）存储单元
闪速存储单元又称为快擦快写存储单元，
右图是闪速存储单元剖面图。
闪速存储单元去掉了隧道型存储单元的选
2
择管，它不像EPROM那样一次只能擦除一个
字，而是可以用一个信号，在几毫秒内擦除一
大区段。
因此，闪速存储单元比隧道型存储单元的芯片结构更简单、更有效，使用闪
速存储单元制成的PLD器件密度更高。
三、浮栅编程技术
（三）闪速型（Flash）存储单元
Flash工作原理类似于叠栅型存储单元，
但有两点不同之处：N+N+
1.闪速存储单元源极的区域SN+大于漏极的区域DN+，两区域不是对称的，使浮
栅上的电子进行分级双扩散，电子扩散的速度远远大于叠栅型存储单元；
思考：比较浮栅编程技术中的SIMOS和Flash，各有什么特点？
2.叠栅存储单元的浮栅到P型衬底间的氧化物层约20цm左右，而闪速存储单元
的氧化物层更薄，约为10цm。
四、六管静态存储单元
闪速存储单元的可再编程能力约为10万次左右，但还是不及SRAM那样有无限
制的再编程能力，以SRAM为存储单元的现场可编程门阵列（FPGA）可以实现无
限次从一种运行逻辑转换到另一种运行逻辑的功能。
SRAM六管存储单元由两个具有有源下拉N沟道晶体管和有源上拉P沟道晶体管
交互耦合的倒相器组成。
高和低电平是用具有分别到
电源U和地GND的低阻抗通道
DD
的有源器件定义的两个电平。
D、D为两个NMOS传输
12
管，其栅极接到字线，源极分
别接到两条互补的位线上，起
传输作用。
隧道型、闪速型存储单元及六管静态存储单元小结
1.隧道型存储单元
隧道型存储单元可用于快速改变存储信息的场合。
2.闪速型存储单元
闪速存储单元比隧道型存储单元的芯片结构更简单、更有效，构成的PLD器
件密度更高。
3.六管静态存储单元
基于SRAM的FPGA可以实现无限次的逻辑功能转换。
大规模在线开放课程
MOOC
谢谢
本课程所引用的一些素
文档评论（0）