HI-8435中文资料_原创精品文档.pdf

HI-8435

一般描述

HI-8435是一种32通道离散量转数字量芯片，采用SOI技术制造，适用于SPI

接口。输入通道分为4组，每组8路，均可设置为地/开或28V/开。

所有输入通道均有内部防雷电路，不需要外部器件，且满足DO160G，Section

22，CatAZ，BZ和ZZ要求。

输入比较器阈值可以设置为2V至22V，输入可以设置为4组分别读取，也

可设置为一次读取4组输入量。

每一组输入都有一个VWETn引脚，可用于选择施加高于逻辑电源的电压，

以向接地侧继电器触点提供湿润电流。如果地面偏移很小，则润湿源将自动从

VLOGIC提供，而无需连接VWETn。

数字信号接口是简单的CMOS逻辑输入和输出。逻辑管脚与3.3V逻辑兼容，

允许直接连接到微控制器或FPGAs。可设置为地/开或28V/开。

特征

可靠的的CMOS绝缘硅（SOI）技术

32通道可编程，

地/开路或高/开路，4X8输入

可编程高/低阈值和滞后，从2V到22V，0.5v间隔

用于低阈值应用的单一低压电源。

3.0V到3.6V逻辑电平

20MHz串行外围接口（SPI）

输入关键防雷功能

符合空客ABD10100H标准

符合MIL-STD-704

内部自检

引脚配置

框图

串行外围设备接口（SPI）

SPI基础

HI-8435可以通过SPI访问内部寄存器，完成对芯片配置和管脚状态的存储，

SPI通信通过CSN输入低电平启动，通过四线访问（SI,SO,SCK,CSN）,所有读/写周

期都是完全自动计时的

SPI协议指定主从操作；HI-8435作为SPI从操作。

SPI协议定义了两个参数，CPOL（时钟极性）和CPHA（时钟相位）。CPOL-CPHA

组合定义了四种可能的“SPI模式”。在不设置SPI模式的情况下，HI-8435在模式

0，其中每个设备（主设备和从设备）的输入数据在SCK的上升沿上计时，每个

设备的输出数据在下降沿上变化（CPHA=0，CPOL=0）。主机SPI逻辑设置为模

式0，以便与HI-8435进行正确通信。

如图3所示，SPI模式0在空闲时将SCK保持在低状态。SPI协议以8位字节

传输串行数据。一旦CSN被识别，SCK的上升沿将输入数据转移到主设备和从设

备，从每个字节的最高有效位开始。CSN的上升沿完成串行传输，并为下一次传

输重新初始化HI-8435SPI。如果CSN在SCK对一个完整字节进行时钟计时之前变

高，则将丢弃时钟进入设备SI管脚的未完成字节。

在一般情况下，主设备和从设备同时发送和接收串行数据（全双工），如下

图3所示。

然而，HI-8435工作在半双工模式，在输出端保持高阻抗，除非实际传输串

行数据。当HI-8435在读取操作期间发送数据时，其SI输入上的活动将被忽略。

同样，主机在传输到HI-8435时忽略其SI输入活动。

HI-8435SPI说明

用于读、写和配置HI-8435的SPI指令由操作码和数据字节组成。每个SPI

指令都以8位操作码开头，其格式如下所示。最高有效位（MSB）指定指令写“0”

或读“1”。

当CSN变低时，SCK的前8个上升沿将操作码移到解码器寄存器中，MSB先

移。

SPI的时钟可达20兆赫。

对于写指令，接下来的8个SCK上升沿将一个数据字节移到缓冲寄存器中。

在SCK的第8个上升沿加载到特定指令寄存器。重复此序列，直到写入指令所需

的数据字节数。

对于读指令，当最后一位操作码进入解码器后，SCK的下一个下降沿时通过

SO输出数据的最高位，与写指令一样，数据字节数随读指令的变化而变化，SO

管脚的数据在SCK下降沿时变化。

图5到图7显示了单字节、双字节和四字节寄存器操作的读写时序。指令操

作码后为8位读或写数据。对于寄存器的读和写，当所有数据位传输完后，CSN

需要取反。

表2总结了HI-8435SPI指令集。

表2中未显示的SPI指令