基于FPGA的卷积神经网络并行加速器设计.pdfVIP

基于FPGA的卷积神经网络并行加速器设计

王婷陈斌岳张福海

(南开大学电子信息与光学工程学院袁天津300350)

摘要近年来卷积神经网络在许多领域中发挥着越来越重要的作用然而功耗和速度是限制其应用的主要因素遥

为了克服其限制因素,设计一种基于FPGA平台的卷积神经网络并行加速器以Ultra96-V2为实验开发平台而且

卷积神经网络计算IP核的设计实现采用了高级设计综合工使用Vivado开发工完成了基于FPGA的卷积神经

网络加速器系统设计实现遥通过对GPU和CPU识别率的对比实验基于FPGA优化设计的卷积神经网络处理一张

图片的时间比CPU要少得多相比GPU功耗减少30倍以上显示了基于FPGA加速器设计的性能和功耗优势验

证了该方法的有效性遥

关键词并行计算曰卷积神经网络曰加速器曰流水线

中图分类号TN402文献标识码ADOI10.16157/j.issn.0258-7998.200858

中文引用格式王婷袁陈斌岳袁张福海.基于FPGA的卷积神经网络并行加速器设计[J].电子技术应用袁2021袁47(2)院

81-84.

英文引用格式WangTing袁ChenBinyue袁ZhangFuhai.Parallelacceleratordesignforconvolutionalneuralnetworksbasedon

FPGA[J].ApplicationofElectronicTechnique袁2021袁47(2)院81-84.

ParallelacceleratordesignforconvolutionalneuralnetworksbasedonFPGA

WangTing袁ChenBinyue袁ZhangFuhai

(CollegeofElectronicInformationandOpticalEngineering袁NankaiUniversity袁Tianjin300350袁China)

AbstractInrecentyears,convolutionalneuralnetworkplaysanincreasinglyimportantroleinmanyfields.However,powercon鄄

sumptionandspeedarethemainfactorslimitingitsapplication.Inordertoovercomeitslimitations,aconvolutionalneuralnetwork

parallelacceleratorbasedonFPGAplatformisdesigned.Ultra96-v2isusedastheexperimentaldevelopmentplatform,andthede鄄

signandimplementationofconvolutionalneuralnetworkcomputingIPcoreadoptsadvanceddesignsynthesistools.Thedesignand

implementationofconvolutionalneuralnetworkacceleratorsystembasedonFPGAiscompletedbyusingvivadodevelopmenttools.

BycomparingtherecognitionrateofGPUandCPU,theconvolutionalneuralnetworkbasedonFPGAoptimizeddes