同步时序电路实验报告.pdfVIP

同步时序电路

一、实验目的

1、进一步强化multisim仿真软件的使用。

2、掌握设计同步时序电路的逻辑、方法。

二、实验原理

(1)五进制计数器有五个状态,需要三位二进制数码,因此需要三个JK触发器。设

三个JK触发器的输入为1J、1K，2J、2K，3J、3K,输出为Q3、Q2、Q1。

(2)由状态转移关系可以求出激励函数：1J=Q2,1K=Q3,2J=Q1,2K=1,3J=3K=Q2。

(3)JK触发器74LS112D的逻辑符号如图8-16中器件U1A、U1B、U2A所示,使能端

R为置0端,S为置1端,且低电平有效。

三、实验步骤与结果

（1）创建电路测试JK触发器74LS112D的功能。

步骤：1.在元(器)件库中选中JK触发器74LS112D，示波器，开关，地，直流源和

时钟。

2.按如图连接电路。

3.测试原件功能。

电路图：

JK