- 1、本文档共7页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
《通信系统FPGA开发》课程设计任务书
(适用于通信工程专业)
1.设计一数字钟系统,要求如下:
(1)有基础的实时数字钟功能,即时,分,秒的正常显示模式。(24小时制)
(2)可对系统用手动方式校准,设计两个按键,按动校时键,时计数器加一,按动校分键,
则电路处于校分状态。
(3)整点报时,要求在59分50秒,52秒,54秒,56秒和58秒发出一个低音信号,00分
00秒发出一个高音信号。
完整代码加测试代码:
module
kongzhi_count(clk,S1,S2,reset,hour_s,hour_g,minute_s,minute_g,second_s,second_g,cout_1,cou
t_2,alarm_clock_low,alarm_clock_high);
inputclk,S1,S2,reset;
outputreg[3:0]hour_s,hour_g,minute_s,minute_g,second_s,second_g;
outputwirecout_1,cout_2;
outputregalarm_clock_low,alarm_clock_high;
regR1,R2;
always@(posedgeclk)
begin
if(S1==1)
begin
R1=1;
end
elseif(S2==1)
begin
R2=1;
end
end
always@(posedgeclk)//秒个位显示
begin
if(~reset)
second_g=0;
elseif(second_g==9)
second_g=0;
else
second_g=second_g+1;
end
always@(posedgeclk)//秒十位显示
begin
if(~reset)
second_s=0;
elseif(second_g==9)
begin
if(second_s==5)
second_s=0;
else
second_s=second_s+1;
end
end
assigncout_1=((second_g==9)(second_s==5))?1:0;
always@(posedgeclk)//分个位显示
begin
if(~reset)
begin
minute_g=0;
end
elseif(R2==1)
begin
if(minute_g==9)
minute_g=0;
else
begin
minute_g=minute_g+1;
end
R2=0;
end
elseif(cout_1)
begin
second_g=0;
second_s=0;
if(minute_g=
文档评论(0)