原创力文档- 1、本文档共10页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
光电显示技术光电显示技术光电显示技术光电显示技术光电显示技术光电显示技术光电显示技术光电显示技术光电显示技术光电显示技术光电显示技术8.2HDTV多媒体大屏幕显示墙8.2.1HDTV多媒体大屏幕显示墙的组成8.2.2HDTV多媒体大屏幕显示墙的关键技术8.2.2HDTV多媒体大屏幕显示墙的关键技术1.HDTV信号分割器技术HDTV信号分割器原理如图8.17所示，从输入端到处理终端采用全数字处理，所达到的信噪比和清晰度显著优于用模拟方法连接的系统。外部送给分割器的是74MHz的R、G、B数据流，为了将其变为普通电视的数据流，先用FIFO缓冲降速，缓冲降速后的数据流只有27MHz，为选择帧存储器的芯片创造了有利条件，然后将其送至DRAM帧存储器。8.2.2HDTV多媒体大屏幕显示墙的关键技术图8.17HDTV信号分割器原理框图8.2.2HDTV多媒体大屏幕显示墙的关键技术读出时钟采用13.5MHz标准数字电视时钟，因而输出的输入信号来自3处：一是NTSC制或PAL制彩色电视信号，此信号经数字解码器变换为数字电视信号，再经逐行扫描转换模块将其转换为逐行扫描格式，经LVDS电平转换电路送至HDTV分割器；二是计算机输出的VGA、SVGA等信号，先将其转换为数字信号，再经专用芯片变换成1920×1080格式，经LVDS电平转换电路送至HDTV分割器；三是机顶盒接收的HDTV信号，经LVDS电平转换电路送至HDTV分割器，分割器根据需要选择某一种分割处理后送至组合屏显示墙。8.2.2HDTV多媒体大屏幕显示墙的关键技术2.可编程逻辑器件可编程逻辑器件是整个系统的控制核心，VGA→HDTV数字变换、普通电视逐行扫描变换、FIFO和DRAM的读写时序和地址时序、同步信号等都是由可编程逻辑器件控制的。8.2.2HDTV多媒体大屏幕显示墙的关键技术以Altera公司的Flex10k系列芯片为例，此系列芯片采用嵌入式阵列，集成度高，为设计者提供有效的嵌入式门阵列和灵活的可编程逻辑。Altera公司的MAX+PlasII界面友好，可以输入VHDL的源文件，用它的编辑功能可以快速检查出VHDL的语法错误，而且文件管理功能强大，但它的逻辑综合能力并不强。8.2.2HDTV多媒体大屏幕显示墙的关键技术如果采用Xilinx公司的FPGA编程工具FPGAexpress作为VHDL语言的逻辑综合工具，再把FPGAexpress输出的门级网络表引入到Altera的MAX+PlasII软件中，与选定的具体器件相结合，进行逻辑试配，输出配置结果，用在线编程器把配置数据写入可编程芯片，则可以较好解决逻辑编程问题，流程如图8.18所示。8.2.2HDTV多媒体大屏幕显示墙的关键技术图8.18可编程逻辑器件开发流程**光电显示技术光电显示技术光电显示技术光电显示技术光电显示技术光电显示技术光电显示技术光电显示技术光电显示技术光电显示技术光电显示技术**
文档评论（0）