数字电路实验报告-组合逻辑电路的设计：一位全加器.docx

电学实验报告模板

电学虚拟仿真实验室

实验名称

组合逻辑电路的设计：一位全加器

实验目的

学习组合逻辑电路的设计方法

掌握组合逻辑电路的调试方法

实验原理

真值表

一位全加器的真值表如下图，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci?

输入

输出

Ci-1

Ai

Bi

Si

Ci

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

1

0

0

1

0

1

0

1

0

1

1

1

0

0

1

1

1

1

1

1

描述

一位全加器的表达式如下：

Si=Ai⊕Bi⊕Ci-1

实验仪器

电子技术综合实验箱

芯片74LS86、74LS08、74LS32

实验内容及步骤

各芯片的管脚图如下图所示：

一位全加器逻辑电路图如下所示：

1.按上图连线

2.测试其逻辑功能，并记录数据

实验结果及分析

实验数据：

Ci-1

Ai

Bi

Si

Ci

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

1

0

0

1

0

1

0

1

0

1

1

1

0

0

1

1

1

1

1

1

实验结论

1.该组合逻辑电路由两个异或门、两个与门、一个或门构成，该逻辑电路实现了加法功能，其能处理低位进位，并输出本位加法进位，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci?