基于PCIE的多嵌入式人工智能处理器低延迟数据交换技术.pdf

3科技2024年第37卷第5期

ElectronicSci.Tech./May.15,2024

基于PCIE的多嵌入式人工智能处理器低延迟数据交换技术

魏璇²,温凯林13,李斌”,刘淑涛²,褚洁,蔡觉平1

（1.西安电子科技大学微电子学院，陕西西安710071;2.中国电子科技集团公司第五十四研究所，

河北石家庄050000;3.苏州鸿骐骥电子科技有限公司，江苏苏州215000)

摘要针对多嵌入式人工智能（ArtificialIntelligence，AI)处理器板卡之间的任务调度和数据交换冲突以及提高多

板卡堆叠扩展时的可靠性和运行效率问题，文中提出了一种虫洞交换结构多嵌入式人工智能处理器高速数据交换技术和

数据帧结构的解决方法。该方法基于PCIE(PCIExpress)高速数据接口，将数据以数据单元的形式进行信息传递，并设计多

重权重决策算法避免数据传输中的冲突，实现任务的并发多线程处理。搭建FPGA平台进

行设计和测试，结果表明PCIE的传输带宽利用效率达到了85%以上，数据交换延迟小于20μs，系统中断任务响应平均最

大延迟时间为8.775μS。该技术适用于多处理器协同的高速交换电路，可扩展至混合PCIE和RapidIO交换电路结构。

关键词嵌入式人工智能处理器；数据交换；外围组件互连快速;PCIExpress；交换开关；虫洞技术；数据仲裁；多重权

重决策

中图分类号TN919文献标识码A文章编号1007-7820(2024)05-032-07

doi;10.16180/j.cnki.issn1007-7820.2024.05.005

MultipleEmbeddedAIProcessorsLowLatencyDataExchangeTechnology

BasedonPCIEInterface

WEIXuan2,WENKailin-3,LIBin’,LIUShutao*,CHUJie,CAIJueping

(1.SchoolofMicroelectronics,XidianUniversity,Xian710071,China;

2.The54thResearchInstituteofChinaElectronicsTechnologyGroupCorporation,Shijiazhuang050081,China;

3.SuzhouHonghuQijiElectronicTechnologyCo.,Ltd.,Suzhou215000,China)

AbstractInviewoftheconflictoftaskschedulinganddataexchangebetweenmultipleembeddedAI(Artificial

Intelligence)processorsandimprovingthereliabilityandefficiencyofstackexpansionofmultipleAIprocessors,a

highspeeddataexchangetechnologyanddataframestructureofmultipleembeddedAIprocessorswithwormhole

switchingstructureareproposedinthisstudy.BasedonthePCIE(PCIExpress)high-speeddatainterface,theda-

taistransmitedintheformofdataunit,andthemulti-weightdecisionalgor