深硅刻蚀方法、深硅槽结构及半导体器件 .pdfVIP

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN110534426A

(43)申请公布日2019.12.03

(21)申请号CN201811087053.6

(22)申请日2018.09.18

(71)申请人北京北方华创微电子装备有限公司

地址100176北京市大兴区北京经济技术开发区文昌大道8号

(72)发明人林源为

(74)专利代理机构北京思创毕升专利事务所

代理人孙向民

(51)Int.CI

权利要求说明书说明书幅图

(54)发明名称

深硅刻蚀方法、深硅槽结构及半导

体器件

(57)摘要

本发明公开了一种深硅刻蚀方法、

深硅槽结极及半导体器件。该方法包括：

步骤1、向反应腔室内输入沉积气体，启

辉进行沉积；步骤2、停止输入沉积气

体，开始通入刻蚀气体，以下电极功率P

法律状态

法律状态公告日法律状态信息法律状态

权利要求说明书

1.一种深硅刻蚀方法,其特征在于,包括:

步骤1、向反应腔室内输入沉积气体,启辉进行沉积;

步骤2、停止输入沉积气体,开始通入刻蚀气体,以下电极功率P

起始

对基片进行刻蚀,在刻蚀时间t

起始

后停止通入刻蚀气体;

步骤3、判断当前循环次数是否达到总循环次数,是则结束工艺,否则循环执行所述

步骤1至所述步骤2,其中,在循环次数达到初始循环次数之后,在执行所述步骤2时,

将当前下电极功率在上一次执行的下电极功率的基础上增大,和/或将当前刻蚀时间

在上一次执行的刻蚀时间的基础上增大。

2.根据权利要求1所述的深硅刻蚀方法,其特征在于,所述步骤3中,

在循环次数达到初始循环次数之后,在执行所述步骤2时,将当前下电极功率在上一

次执行的下电极功率的基础上增大第一预设值,和/或将当前刻蚀时间在上一次执行

的刻蚀时间的基础上增大第二预设值。

3.根据权利要求2所述的深硅刻蚀方法,其特征在于,所述第一预设值根据所述下电

极功率P

起始

、预设终止下电极功率P

终止

、预设初始循环次数n

初

以及预设总循环次数n

总

之间的预设关系式计算获得;

所述第二预设值根据刻蚀时间t

起始

、预设终止刻蚀时间t

终止

、预设初始循环次数n

初

以及预设总循环次数n

总

之间的预设关系式计算获得。

4.根据权利要求1所述的深硅刻蚀方法,其特征在于,所述步骤3中,下电极功率自

55W逐步增加至70W。

5.根据权利要求1所述的深硅刻蚀方法,其特征在于,所述步骤2中,刻蚀时间自1.2s

逐步增加至1.5s。

6.根据权利要求1所述的深硅刻蚀方法,其特征在于,所述步骤1的执行时间在

0.5s~0.9s之间。

7.一种深硅槽结构,其特征在于,利用如权利要求1-6中任意一项所述的深硅刻蚀方

法进行刻蚀。

8.根据权利要求7所述的深硅槽结构,其特征在于,所述深硅槽结构的深宽比大于65,

深度大于100μm,垂直度为90°±0.1°。

9.一种半导体器件,其特征在于,包含如权利要求7或8所述的深硅槽结构。

说明书

p技术领域

本发明涉及半导体集成电路制造领域,具体地,涉及一种深硅刻蚀方法、深硅槽结构

及半导体器件。

背景技术

半导体分立器件正在经历从传统的平面栅向沟槽栅发展的变革,如氮化镓高电子迁

移晶体管(GaNHEMT)微波功率器件使用沟槽栅可以抑制器件的短沟道效应,又如氮

化硅(SiC)结型场效应晶体管中引入沟槽栅可以解决平面栅中沟道电子散射引起的

迁移率降低问题,再如硅绝缘栅双极型晶体管(IGBT)器件中引入超级结由于掺杂浓

度高可以有效降低导通电阻,由于耗尽区短可以提升开关速率。并且,由于横向结构

超级结驱动电流小,市场主流产品采用垂直超级结,工艺技术则由多次外延工艺向深

沟槽工