数字逻辑电路与系统设计（第4版）课件 第3章 组合逻辑电路.ppt

3.5.5??Verilog逻辑功能的描述方式1.结构描述方式（门级）调用门元件的格式如下:门元件名字例化的门名字（端口列表）普通门的端口列表按下面顺序:（输出，输入1，输入2，输入3……）；例如：andU1(out1,in1,in2,in3);//三输入与门，名字为U1（可省略）常用的VerilogHDL的内置门元件and（与门）；nand（与非门）；or（或门）；nor（或非门）；xor（异或门）；xnor（同或门）；not（非门）；buf（缓冲器）；……moduleVrxnor_1(A,B,F);//Verilog-1995,定义模块名为”Vrxnor_1”inputA,B;//输入端口声明outputF;//输出端口声明wireF1,F2,F3;//电路内部节点声明norU1(F1,A,B);//”nor”是Verilog内部定义的或非门,调用名U1可以省略orU2(F2,A,F1);//”or”是Verilog内部定义的或门orU3(F3,B,F1);andU4(F,F2,F3);//”and”是Verilog内部定义的与门endmodule【例3.5】用门级描述方式描述以下电路逻辑功能。F1F2F32.数据流描述方式主要使用assign持续赋值，多用于描述组合逻辑电路。moduleVrxnor_2(A,B,F);//Verilog-1995,定义模块名为”Vrxnor_2”inputA,B;//输入端口声明outputF;//输出端口声明wireF;//变量的数据类型声明 assignF=(A|(~(A|B)))(B|(~(A|B)));/*表达式中的“~”为非运算符、“|”为或运算、“”为与运算符*/endmodule【例3.6】用数据流描述方式描述以下电路逻辑功能。moduleVrxnor_3(A,B,F);inputA,B;//输入端口声明outputF;//输出端口声明regF;//变量的数据类型声明 always@(AorB)//电路的功能描述begincase({A,B})//用case语句完成电路功能的描述2b00:F=1;2b01:F=0;2b10:F=0;2b11:F=1;default:F=0;endcaseendendmodule3.行为描述方式【例3.7】用行为描述方式描述电路逻辑功能。Verilog语言基本描述语句1．赋值语句(1)连续赋值语句格式：assign变量名