数字逻辑电路与系统设计（第4版）课件 第5章 时序逻辑电路.ppt

第5章时序逻辑电路;2.时序逻辑电路的结构模型;3.时序逻辑电路的描述方法;说明任何时刻的输出不仅和该时刻的外部输入信号有关，而且和该时刻的电路状态及以前的输入信号有关。;（2）状态表;Qn;4.时序逻辑电路的分类;5.2锁存器;两类存储单元电路：;锁存器和触发器工作波形示意图:;1.RS锁存器的电路结构及逻辑符号;2.RS锁存器的逻辑功能分析;②SD=0;RD=1(置0信号有效):;④SD=1;RD=1(置0、置1同时信号有效):;由与非门构成的RS锁存器：;3.RS锁存器的功能描述;（3）状态图;（4）RS锁存器工作波形图

（初态假设为0）;4.RS锁存器的Verilog描述;5.5.2门控锁存器;RD=R·C;1)门控RS锁存器特性方程:;C;;2.门控D锁存器;1）当C=0时,RD=SD=1,电路处于保持状态;;2）D锁存器特性表:;;（4）门控D锁存器的Verilog描述;5.3触发器;5.3.1D触发器;(2)工作原理;(3)功能描述;3）定时波形图;2.维持阻塞D触发器;(2)工作原理;;②在CLK=1前一瞬间（CLK=0），如加入信号D则有：;③CLK由0变为1，在这一短时间内，D保持不变，则有：;④在CLK=1期间，如D发生变化，即由D变为D;(3)功能描述;（4）D触发器的Verilog描述：;（1）电路结构;2）特性表;3）状态图;4）工作波形;（3）JK触发器的Verilog描述：;1.RS触发器;RS触发器的工作波形;（2）RS触发器的Verilog描述：;2.T触发器;（2）T触发器的Verilog描述：;3.T’触发器;表5.7部分常用集成触发器;5.4触发器使用中的几个问题;1.代数法;例:把JK触发器转换为D触发器.;T触发器的特性方程:Qn+1=TQn+TQn;2.图表法;③写出下列两个表达式:

S=f1（J，K，Qn）

R=f2（J，K，Qn）;转换电路图;解：①列表；;5.4.2触发器的脉冲工作特性;1.输入信号的建立时间和保持时间;（2）保持时间;2.触发器的传输延迟时间;3.触发器的最高时钟频率;5.5触发器应用举例;2.单脉冲发生器;5.6时序逻辑电路的分析与设计;5.6.1同步时序逻辑电路的分析;(3)根据状态方程和输出方程,列出状态表;;例:分析下列时序电路.;(3)列出状态表.;例:分析下列时序电路的逻辑功能.;状态表;例:试分析下列异步时序电路的逻辑功能;2)写触发器F0和F2的状态方程(由于触发器F0和F2是

在X脉冲作用下同步工作的,列方程时将X隐含);3)修正触发器F1的特性方程;;5)将驱动方程J1、K1和时钟方程CLK1代入触发器F1的特

性方程,求得F1的状态方程.;6)画出状态图,分析电路功能.;例:试分析下列异步时序电路的逻辑功能;;状态图;5.6.3同步时序逻辑电路的设计;例:设计一个可控电路：X为控制信号，当X=0时，电路按照0，1，2，3，0，1，2，3，……的规律做加法计数；当X=1时，电路按照3，2，1，0，3，2，1，0，……的规律做减法计数。

（该电路称为模4可逆计数器，有关计数器的概念将在第6章中详细介绍）;电路有4个状态:S0、S1、S2和S3,状态图和状态表为;S0S1S3

S1S2S0

S2S3S1

S3S0S2;S0S1S3

S1S2S0

S2S3S1

S3S0S2;本例如选用D触发器;(5)检查自启动特性;本例如选用JK触发器;分离状态表，求出状态方程;可得:J1=K1=Q0⊕X;例:试设计一个“111”序列检测器.要求:当连续输入三个

或三个以上“1”时,输出为“1”,否则输出为“0”.;S0S1

S3S2;S0