CMOS差分放大器 _原创精品文档.pdfVIP

CMOS差分放大器

一、差分放大器的基本电路结构

CMOS差分放大器的基本电路结构如图(a)、（b）所示

二、工作原理

假设M3与M4完全一致，则有：ID3＝ID4，即ID1＝ID3＝ID4。根据输入状态来分析

该电路的工作原理：

（1）VGS1＝VGS2，则M1与M2的电流相等，即有：ID1＝ID2，所以ID4＝ID2，此时的输

出电流为Io＝ID4－ID2＝0。

（2）VGS1＞VGS2，ID1＞ID2，则ID4＞ID2，输出电流Io＝ID4－ID2＞0。

（3）VGS1＜VGS2，ID1＜ID2，则ID4＜ID2，输出电流Io＝ID4－ID2＜0。

且由于ID1＋ID2＝IS，所以ID1的增加量（或减小量）等于ID2的减小量（或增加量），

这样输出电流Io等于差分对管的漏极电流ID1与ID2之差，它的最大电流值为IS，从而实现

了差分放大器的差分输出信号转换成单端输出信号。

图(b)则是另一种形式的CMOS差分放大器，PMOS管M1与M2作为差分对管，NMOS

管M3与M5构成电流源电路，作为差分放大器的负载。差分放大器的工作电流由电流源IS

所提供，该电路的工作原理如同图(a)的电路结构一致。

三、电路分析——大信号分析

以处于饱和区的NMOS管M0作为电流源。

转换特性

（1）Vi1Vi2：M1截止，M3也截止，由于M4与M3完全相同，则M4截止，因此无电

流从VDD中抽取，M2与M0工作在深线性区，电流也为0，因此Vo=0。

（2）当Vi1接近Vi2：M1导通，通过M3对ID0分流并使M4导通，则其输出电压依赖于

ID4与ID2之间的差值。对于Vi1与Vi2间差值很小时，M2、M4饱和，产生了高增

益，如图(b)所示，当Vi1大于Vi2时，ID1、|ID3|、|ID4|增大而ID2减小，最终驱

动M4进入线性区。

（3）Vi1Vi2：VGS2＜Vth2，M2截止，M1、M3、M0饱和，M4工作于深线性区，并

为零电流，故Vo=VDD。注：当Vi1＞VA＋Vth时，M1进入线性区。

（4）CMOS差分放大器的输入－输出特性可以用前图表示CMOS差分放大器的输入－

输出特性可以用前图表示。

四、电路分析－－输入共模电压

由以上的分析可知，只有电路中的所有MOS管都处于饱和区时，电路的增益为最大，

而为了保证MOS管处于饱和区，则必须对电路的输入共模电压进行合理的设定。由图（a）

可以看出，M2饱和的条件是VDS2不小于VGS2－Vth2，因此为了得到大允许输出压摆，输

入的共模电平越小越好，但其小值为：VGS2+VDS0,min，此时放大器的输出最小为：VGS2＋

VDS0min－Vth。

CMOS差分放大器中输入共模电平与输出压摆间的直接相关是这种电路的一个明显的

缺点。

五、电路分析－－平衡输入时的输出电压

平衡输入是指Vi1=Vi2，假设电路中M1与M2，M3与M4完全对称，存在沟道制效应

为保则根据但由于存在沟道调制效应，为了保证ID1＝ID2＝ID3＝ID4，则根据饱和萨氏

方程可知：Vo的电位必须与VA的电位相等，以确保VDS1＝VDS2，VDS3＝VDS4，所以输出

电压应为：

但在实际的CMOS差分放大器中，存在着电路的非对称性，这就会导致Vo与VA之间

的很大偏差，可能促使M2或M4进入线性区。例如，当M2的阈值电压略小于M1的阈值

电压，即使Vi1=Vi2，前者的电流就大于后者，造成Vo明显下降，由于这个原因，该电路很

少使用在开环状态放大小信号。

六．小信号分析

对图(a)中电路进行小信号分析，为了简化分析，忽略衬底偏置效应，在小信号差分输

入时，由于二极管连接的器件M3在节点Q处的电压增益远小于从输入到节点B处的电压

增益，在节点A和B处的压摆有很大的不同，因此在节点Q处的VO1与VO2的所产生的

效应(分别通过ro1与ro2)不能相互抵消，即