实验12半导体材料层错位错的显示 .pdfVIP

实验12半导体材料层错、位错的显示及照相

通常制造电子器件要求所采用的半导体材料是单晶体，这就要求材料的原子排列应严

格的按照一定规律排列。但由于种种原因，实际的单晶中存在有某些缺陷，位错就是其中的

一种。在硅单晶中，由于种种原因，特别是在高温下材料内应力使原子面间产生滑移，晶面

局部产生范性形变，这种形变即形成位错，使得完整的晶体结构受到破坏。

在半导体器件工艺制造中，外延是一项重要的工艺。外延就是在单晶衬底上再长一层

具有一定导电类型、电阻率，厚度的完整晶格结构的单晶层。在外延生长过程中，原子的排

列仍然要按一定的顺序，但是由于种种原因，如样品表面机械损伤，表面沾污气体不纯等，

使得外延层原子的排列发生了错排，这种原子层排列发生错乱的地方叫层错，它是一种面缺

陷。

一、实验目的

1.掌握半导体材料硅单晶片的位错的显示方法。

2.掌握金相显微镜的使用方法并了解显微照像的一般过程并对结果进行分析。

*3.掌握半导体材料硅单晶片外延层的层错的显示方法。

*4.学会计算位错、层错密度以及观测外延层厚度的方法。

二、预习要求

1.阅读实验讲义，理解实验原理。

2.熟悉有关仪器的使用方法及注意事项。

三、实验仪器

数码摄影金相显微镜、计算机、打印机、具有位错、层错的样品、*外延硅片等。

四、基础知识

位错：

位错主要有刃位错和螺位错两种。所谓刃位错(也称棱位错)，如图1所示，除了在“⊥”

处有一条垂直于纸面的直线AD外，原子排列基本上是规则的，原子的位置排列错乱只发生

在直线AD附近，我们就说在“⊥”处有一条垂直于纸面的刃位错。因为在图(1)中由ABCD

所围成的原子平面象一把刀砍入完整晶格，而原子位置的错乱就发生在这把刀的刃AD附近，

故取名刃位错。

图2的晶格包含了螺位错。可以看出，除了在A点垂直于晶体表面的直线AD附近的区

外，原子的排列是规则的，因而在AD处有一条螺位错。为什么称为螺位错呢？如果在晶体

表面任取一点B，使它绕直线AD沿原子面顺时针转动，并保持B点与AD直线的距离不

1

图1刃位错图2螺位错

变，每旋转一周，B点将下降一个原子点，B点的轨迹是一条螺旋线，所以称为螺位错。

一般情况下，晶体中的位错是刃位错和螺位错这两种简单位错的复杂组合。这种缺陷

不是一个点，而是呈线状。这种线缺陷不可能在晶体内中止，它只能延伸到晶体表面，或在

晶体内形成闭合环，或与其它位错相交。

半导体材料中位错的存在对晶体管集成电路器件的电学和力学性质都有影响。

半导体材料硅是共价键结构，每个原子分别与周围的四个原子共用一对价电子，但是在

存在位错的情况下，例如对于刃位错上方的那一系列原子来说，只有三个原子与之形成共价

键，因而这些原子的最外层都只有七个电子。从而可以接受一个电子形成满壳结构，所以位

错线相当于一系列受主中心，这些与位错相应的受主能级起着复合中心的作用，因此对载流

子寿命有影响。位错对载流子有散射作用，在低温下，它对载流子的散射作用变得很重要，

使电子的迁移减小。

在器件制造工艺中，采用高温下将杂质向晶体扩散的方法形成具有不同导电类型结构的

P-N结。实践证明，杂质沿着位错线的扩散比在完整晶格中要快，从而使P-N结面变得不平

整，影响器件的电学性能。

在制造器件过程中，常需要对材料进行化学腐蚀处理以得到清洁、平整的表面。但是有

位错的地方容易化学腐蚀，其速度比完整晶格处要快的多，使腐蚀后的表面不平整。这是因

为有位错的地方原子的排列失去规则性，结构比较松散，在这里的原子具有较高的能量并受

有较大的张力，因此在位错线和样品表面的相交处很容易被腐蚀形成凹下的坑。即所谓腐

蚀坑。当然，我们显示位错也正是利用这个特性，通过适当的化学腐蚀发现并观察位错。

2

一般器件制造要求单晶材料的位错密度要小于每平方米10个，对于集成电路，特别是大规

模集成电路则要求更少。

位错的显示方法有X射线法，电子显微镜法和铜缀饰红外透射法等，最简单常用的是腐

蚀金相法，本实验就采用腐蚀金相法。这种方法的优点是设备简单，其缺点是只观测到与被

测点相交的位错线。

*