扩招专业2020秋《电工电子技术》第四次形成性练习(8910) .pdfVIP

第四次形成性练习（8、9、10章）

一、判断题（在后面的括号中打“√”或“×”分别表示正确和错误）

1．若两个逻辑函数具有相同的真值表，则两个逻辑函数相等。（）

2．当TTL与非门的输入端悬空时相当于高电平。（）

3．优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（）

4．边沿JK触发器在CP为高电平期间，当J=K=1时，状态会翻转一次。（）

5．N进制计数器可以用作N分频器。（）

6．单稳态触发器的暂稳态维持时间与触发脉冲宽度成正比。（）

7．将模拟信号转换为数字信号，应采用D/A转换器。

二、填空题

1．（101001）＝（），（37）＝（）。

210102

2．基本的逻辑关系有、、三种逻辑关系。

3．CMOS门电路的闲置输入端不能，对于与门应接电平，对于或门应

接电平。

4．晶体管作为电子开关时，其工作状态必须为状态或状态。

5．三态门具有三种输出状态，它们分别是、和。

6．对于共阳极接法的LED数码管，应采用电平驱动的七段显示译码器。

7．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号，与电路原来所处的

状态；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号，与信

号作用前电路原来所处的状态。

8．时序逻辑电路按照其触发器是否有统一的时钟脉冲控制，分为时序逻辑电路和

时序逻辑电路。

三、简答题

1、数字信号与模拟信号的区别？

2、写出图示逻辑电路的逻辑函数表达式，并列出真值表。

答案：

一、判断题

在后面的括号中打“√”或“×”分别表示正确和错误）

1．若两个逻辑函数具有相同的真值表，则两个逻辑函数相等。（√）

2．当TTL与非门的输入端悬空时相当于高电平。（√）

3．优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（×）

4．边沿JK触发器在CP为高电平期间，当J=K=1时，状态会翻转一次。（×）

5．N进制计数器可以用作N分频器。（√）

6．单稳态触发器的暂稳态维持时间与触发脉冲宽度成正比。（×）

7．将模拟信号转换为数字信号，应采用D/A转换器。（×）

二、填空题

1．（101001）＝（41），（37）＝（1001