《电路与电子技术》课件第19章.ppt

4.试分析题图19.4所示电路，并说明其功能。

题图19.45.试用集成同步十进制计数器74LS160接成五进制和九进制计数器（用RD和LD端复位）。CTP和CTT为计数控制端，当CTP＝0，CTT＝×时，计数器处于保持状态；当CTP＝×，CTT＝0时，计数器处于保持状态，同时使进位输出CO＝0。

74LS161的功能如表19.6所示(“↑”表示上升沿)。表19.674LS161功能表2.同步二进制可逆计数器

图19.25所示为四位同步二进制可逆计数器74LS191的芯片引脚图，其逻辑功能表如表19.7所示(“↑”表示上升沿)。

功能表说明如下：

M为加、减计数控制端，M＝0为加法计数，M＝1为减法计数；

S为工作控制端，S＝0时，74LS191可以工作，反之不能；

LD为预置数据控制端，当LD＝0时，将输入数据由D0～D3端并行输入到计数器，使输出端Q3Q2Q1Q0＝D0D1D2D3。图19.2574LS191芯片引脚图表19.774LS191逻辑功能表3.同步十进制计数器

1)同步十进制加法计数器

图19.26所示为集成十进制同步加法计数器74LS160的芯片引脚图，其逻辑功能表如表19.8所示(“↑”表示上升沿)。图19.2674LS160芯片引脚图表19.874LS160逻辑功能表功能表说明如下：

RD为异步置0端，当RD＝0时，无论有无时钟脉冲和其他输入信号，计数器的输出都为0，即Q3Q2Q1Q0＝0000。

LD为同步并行预置数据端，当LD＝0，且RD＝1时，在输入时钟信号CP的上升沿作用下，数据D0～D3并行输入到计数器的输出端，即Q3Q2Q1Q0＝D0D1D2D3。当LD＝RD＝CTP＝CTT＝1时，在CP脉冲的作用下，计数器按十进制开始计数工作。当LD＝D＝1，CTP＝0，CTT＝1时，计数器处于保持状态。2)同步十进制可逆计数器

图19.27所示为集成十进制同步可逆计数器74LS190的芯片引脚图，其逻辑功能表如表19.9所示(“↑”为上升沿)。

图19.27中的LD为预置数控制端，它不占用时钟脉冲CP；CT为74LS190的计数控制端；D0～D3为并行数据输入端；Q0～Q3为输出端；M为选择计数器计数方式控制端；CO/BO为进位输出/借位输出端。图19.2774LS190芯片引脚图表19.974LS190逻辑功能表4.异步计数器

图19.28(a)所示为集成异步二—五—十进制计数器74LS290的芯片引脚图。它实际上是一个一位二进制数器和一个五进制计数器两部分的组合，图19.28(b)所示为74LS290的电路结构图。

图中的R0A和R0B为置0输入端，S9A、S9B为置9输入端。表19.10为74LS290的逻辑功能表。图19.28集成异步二—五—十进制计数器74LS290(a)芯片引脚图；(b)电路结构图表19.1074LS290的逻辑功能表由功能表可知74LS290逻辑功能如下：

异步置0功能：当R0＝R0A·R0B＝1，S9＝S9A·S9B＝0时，计数器置0与时钟脉冲CP无关，因此称为异步置0。

异步置9功能：当R0＝R0A·R0B＝0，S9＝S9A·S9B＝1时，计数器置9与时钟脉冲CP无关，因此称为异步置9。

计数功能：当R0A·R0B＝0，S9A·S9B＝0时，计数器处于计数工作状态。一般分为四种情况讨论：(1)计数脉冲由CP0端输入，从Q0输出时，构成一位二进制计数器。

(2)计数脉冲由CP1端输入，输出为Q3Q2Q1时，构成异步五进制计数器。

(3)若将Q0与CP1相连，计数脉冲由CP0端输入，输出为Q3Q2Q1Q0时，构成十进制异步计数器。

(4)若将Q3与CP0相连，计数脉冲由CP1端输入，从高位到低位输出为Q3Q2Q1Q0时，构成5421BCD码的异步十进制加法计数器。19.4.2构成任意进制计数器的方法

1.用复位法构成任意进制计数器

复位法，又称为异步置0法，其工作原理如下：如果计数器从S0开始计数，在输入了M个脉冲后，电路进入SM状态。如果将SM状态译码，产生一个异步置0信号加到计数的异步置0端，则电路一旦进入SM状态后立即复位，回到S0状态。由于跳过了N～M的状态，故可得到M进制计数器。图19.29所示是复位法产生M进制计数器的原理示意图，图中虚线箭头表示SM只在一个短暂的时间里出现。图19.29复位法产生M进制计数器原理示意图图19.30例19.2电路图【例19.2】试用7