0812000667-计算机组成原理-305.doc

~~05|09|1|10|

^^某计算机CPU主频为500MHz，CPI为5（即执行每条指令需5个时钟周期）。假定某外设数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传送单位，相应中断服务程序包括18条指令，中断服务其他开销相当于2条指令执行时间。请回答下列问题，给出计算过程：

第四道计算

在中断方式下，CPU用于该外设I/O时间占整个CPU时间的比例是多少？

（2）当该外设数据传输率达到5MB/s时，改用DMA方式传送数据。假设每次DMA传送大小为5000B，且DMA预处理和后处理总开销为500个时钟周期，则CPU用于该外设I/O时间占整个CPU时间的比例是多少？（假设DMA与CPU之间没有访问冲突）

^^答：（1）在中断方式下，每32位（4B）传送一次，需产生一次中断，0.5MB/s需要中断的次数是：0.5MB/s÷4B=12.5×104次

中断服务程序包括18条指令，中断服务其他开销相当于2条指令执行时间，且CPI为5，则1秒内用于中断的时钟周期数为

（18+2）×5×12.5×104=12.5×106

CPU用于该外设I/O时间占整个CPU时间的比例是

12.5×106÷500MHz=2.5%

（2）在DMA方式下，每5000B送一次，需产生一次中断，5MB/s需要中断的次数是：5MB/s÷5000B=1×103次

DMA预处理和后处理总开销为500个时钟周期，即1秒内用于DMA操作的时钟周期数为500×103

占整个CPU时间的比例是500×103÷500MHz=0.1%

~~05|01|1|5|

^^假定某计算机1和计算机2以不同的方式实现了相同的指令集，该指令集中共有A、B、C、D4类指令，它们所占的比例分别为40%、20%、15%和25%。计算机1和计算机2的时钟周期分别为600MHz和800MHz，各类指令在两计算机上的CPI如下表所示。

各类指令在两计算机上的CPI

求两计算机的MIPS各为多少？

^^答：CPI1＝2*40%+3*20%+4*15%+5*25%=3.25

MIPS1＝f/CPI1=600/3.25=185

CPI2＝2*40%+2*20%+3*15%+4*25%=2.65

MIPS2＝f/CPI2=800/2.65=302

~~05|01|2|10|

^^若某程序编译后生成的目标代码由A、B、C、D4类指令组成，它们在程序中所占比例分别为40%、20%、15%、25%。已知A、B、C、D四类指令的CPI分别为1、2、2、2。现需要对程序进行编译优化，优化后的程序中A类指令数量减少了一半，而其他指令数量未发生变化。假设运行该程序的计算机CPU主频为500MHz。回答下列各题。（1）优化前后程序的CPI各为多少？（2）优化前后程序的MIPS各为多少？（3）通过上面的计算结果，你能得出什么结论？

^^答：（1）优化前CPI＝1*40%+2*20%+2*15%+2*25%=1.6

优化后CPI=1*(2/8)+2*(6/8)=1.75

优化前MIPS＝f/CPI=500/1.6=312.5

优化后MIPS＝f/CPI=500/1.75=285.7

（3）优化后CPI增加，MIPS减少，优化失败，应尝试降低CPI最大指令的比例。

~~05|05|2|10|

^^某32位机共有微操作控制信号52个，构成5个相斥类的微命令组，各组分别包含4个,5个,8个,15个和20个微命令。已知可判定的外部条件有CY和ZF两个，微指令字长29位。

(1)给出采用断定方式的水平型微指令格式。

(2)控制存储器的容量应为多少位？

^^(1)微指令的格式如下所示：

(2)控存容量为：

28×29=256×29

~~05|05|2|10|5|

^^处理机逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器IM最大存储容量为16384字（字长18位），数据存储器DM最大存储容量为65536字（字长16位）。各寄存器均有“打入”和“送出”控制命令，但图中未标注出。写出下列各寄存器的位数：PC；IR；累加寄存器AC0和AC1；通用寄存器R0—R3；IAR；IDR；DAR；DDR。

^^指令存储器:16384×18=214×18

数据存储器:65536×16=216×16

PC=14位IR=18位AC0=AC1=16位R0—R3=16位

IAR=14位IDR=18位DAR=16位DDR=16位

~~05|05|2|10|

^^CPU数据通路为双总线结构，如图所示。